[发明专利]一种三维存储结构在审
申请号: | 201810416505.4 | 申请日: | 2018-05-03 |
公开(公告)号: | CN108666320A | 公开(公告)日: | 2018-10-16 |
发明(设计)人: | 谢岩;丁振宇;刘选军 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L27/11556 | 分类号: | H01L27/11556;H01L27/11521;H01L27/11568;H01L27/11582;H01L27/11526;H01L27/11573 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 控制栅极层 存储单元结构 三维存储结构 柱状沟道 垂直的 沟道层 接触孔 衬底 半导体技术领域 存储结构 晶圆产品 应力集中 隔离层 环绕柱 连接柱 阵列式 晶圆 良率 漏极 源极 柱状 隔离 保证 | ||
本发明涉及半导体技术领域,尤其涉及一种三维存储结构,包括一衬底;衬底上形成阵列式的多个凹槽;每个凹槽中形成有一个存储单元结构:每个存储单元结构包括:环形且垂直的柱状沟道层,用于连接一源极和一漏极;上下相互间隔的多个控制栅极层,且每个控制栅极层均环绕柱状沟道层;环形且垂直的柱状隔离层,用于将柱状沟道层与每个控制栅极层隔离;其中,每个存储单元结构中形成有用于连接柱状沟道层的第一接触孔,以及用于分别连接每个控制栅极层的每个第二接触孔;能够避免在形成存储结构的晶圆内形成应力集中的情况,有利于保证晶圆产品的良率。
技术领域
本发明涉及半导体技术领域,尤其涉及一种三维存储结构。
背景技术
随着半导体技术的发展,三维存储技术已经能够实现将存储单元立体化,相较于传统的存储技术,节省空间更大,成本更低,存储容量更高。
但是,由于现有的技术一般会在晶圆上进行多层堆栈,从而形成堆栈的三维存储结构,但是这样很容易在晶圆内形成应力集中,导致晶圆的弯曲应力较大,从而影响后续的沉积和刻蚀工艺,严重时可能导致晶圆破裂。在光刻工艺中,晶圆的弯曲应力较大也会对光刻的效果产生不利影响。
发明内容
针对上述问题,本发明提出了一种三维存储结构,其中,包括一衬底;所述衬底上形成阵列式的多个凹槽;每个所述凹槽中形成有一个存储单元结构:
每个所述存储单元结构包括:
环形且垂直的柱状沟道层,用于连接一源极和一漏极;
上下相互间隔的多个控制栅极层,且每个所述控制栅极层均环绕所述柱状沟道层;
环形且垂直的柱状隔离层,用于将所述柱状沟道层与每个所述控制栅极层隔离;
其中,每个所述存储单元结构中形成有用于连接所述柱状沟道层的第一接触孔,以及用于分别连接每个所述控制栅极层的每个第二接触孔。
上述的三维存储结构,其中,所述凹槽为圆形凹槽。
上述的三维存储结构,其中,每个所述存储单元结构中的所述控制栅极层之间通过氧化层实现隔离。
上述的三维存储结构,其中,所述氧化层为氧化硅。
上述的三维存储结构,其中,环形且垂直的柱状沟道层中间采用第二氧化层进行填充。
上述的三维存储结构,其中,所述柱状隔离层由内侧向外侧依次包括:第三氧化层、第一氮化层和第四氧化层。
上述的三维存储结构,其中,所述柱状沟道层在顶部包括一桥接沟道层,所述桥接沟道层用于连接所述柱状沟道层的顶部边缘。
上述的三维存储结构,其中,所述桥接注入层的上表面覆盖有一导电辅助结构。
上述的三维存储结构,其中,所述导电辅助结构由钨金属形成。
上述的三维存储结构,其中,所述控制栅极层均为环形;
每个所述存储单元结构中,所述控制栅极层由上至下直径依次增加;
分别连接每个所述控制栅极层的每个所述第二接触孔形成于对应的所述控制栅极层的边缘。
有益效果:本发明提出的一种三维存储结构,能够避免在形成存储结构的晶圆内形成应力集中的情况,有利于保证晶圆产品的良率。
附图说明
图1为本发明一实施例中三维存储结构的剖面结构原理图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810416505.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体存储器件和制造该半导体存储器件的方法
- 下一篇:半导体存储元件
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的