[发明专利]一种基于P阱浮空技术的采样开关及控制方法

说明书

本发明提供一种基于P阱浮空技术的采样开关及控制方法，该采集开关包括升压电路、采样开关NMOS管NM1和开关SN，所述采样开关的一端作为输入端VIN，采样开关的另一端作为输出端OUT，输入端VIN分别连接升压电路的输入端、采样开关NMOS管NM1的输入端，输出端OUT连接采样开关NMOS管NM1的输出端，升压电路的输出端与采样开关NMOS管NM1的栅极连接；所述开关SN连接于采样开关NMOS管NM1的衬底与地之间。本发明所示结构非常简单，只引入了一个额外的开关，最大程度减小了采样管的额外寄生电容，和传统技术相比，电路实现也更为简单。

技术领域

本发明属于模拟或数模混合集成电路技术领域，涉及一种基于P阱浮空(floatingpwell) 技术的采样开关及控制方法。

背景技术

近年来，随着模数转换器性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对高精度模数转换器的研究也越来越深入。高精度模数转换器对采样开关提出了更高的要求，通常采用NMOS管作为采样开关，传统的电压自举采样开关结构，虽然在输入电压变化时，能保证采样开关源极和栅极的电压之差保持不变，从而使得采样开关能保持一定的线性度。但是，采样NMOS管的源极和漏极分别和衬底之间会形成一个PN+二极管，由于衬底接地，而输入信号通常大于零，从而造成上述PN+二极管处于反偏状态，这会使得上述寄生电容随着输入信号的变化而变化，在高精度应用时，上述效应会严重影响采样开关的线性度，传统的采样开关不能胜任更高精度下的工作需求。

为了更详细的描述上述问题，先来分析PN结的电容特性，由晶体管原理的知识可知，PN 结存在两种电容，第一种是势垒电容C_T，在PN结反偏和正偏情况下，这种电容均存在，第二种是扩散电容C_D，只存在于PN结正偏情况下，由于本发明所涉及的PN结都工作在反偏状态，所以这里只讨论PN结的势垒电容C_T。PN结的空间电荷区示意图如图1所示，势垒电容可表示为：

对于PN+二极管而言，经过化简，势垒电容可以表示为：

其中，A₁为PN+结面积，ε_S为材料介电常数，q为单位电荷电量，N_A为P区掺杂浓度，V为阴极相对于阳极的电压差。

传统采样开关的原理图如图2所示，其中用于采样的NMOS管MN1的栅极接电压自举电路BOOST的输出端，电压自举电路BOOST的输入端接用于采样的NMOS管MN1的源极，同时接输入信号VIN，用于采样的NMOS管MN1的漏极作为采样信号的输出端。为了更方便说明寄生效应，给出传统采样开关的剖面图，如图3所示。其中DNW表示深N阱，和深N 阱DNW相连的NW表示N阱，N阱NW中的N+表示N+注入区，用来引出NW的电位，深 N阱DNW和N阱NW包围的区域为P阱P-WELL，P-WELL作为深N阱管NM1的衬底，P 阱P-WELL中的P+表示P+注入区，用来引出P-WELL的电位，P阱P-WELL中的N+表示N+ 注入区，是深N阱管NM1的源漏区，G表示深N阱管NM1的栅极。用于采样的NMOS管 MN1采用深N阱管，除了图2中原理图的描述之外，可以看到，NM1管的衬底通过P+接地，而深N阱电位通过NW中的N+接电源VDD，NM1管的源极N+和漏极N+与衬底P-WELL之间分别有一个寄生PN+二极管D1。

现在来分析PN+寄生二极管D1在反向偏压下的势垒电容状态。前文中，式(2)中的V即是图3中的输入信号VIN，现结合图3的结构，其势垒电容为：