[发明专利]通过双SSTL电路产生C_PHY信号的装置

权利要求书

1.一种通过双SSTL电路产生C_PHY信号的装置，其特征在于：包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，所述FPGA具有分别供第一SSTL电路、第二SSTL电路、第三SSTL电路输出的第一引脚(7)、第二引脚(8)和第三引脚(9)，所述第一引脚(7)和第二引脚(8)后连接有差分运放电路和用于设置差分运放电路放大倍数的放大倍数设置及反馈电路，所述第一引脚(7)连接至差分运放电路的正向信号输入端，所述第二引脚(8)连接至差分运放电路的反向信号输入端，所述第三引脚(9)后串联有第二运放电路，所述第一SSTL电路和第二SSTL电路并联，所述第一SSTL电路、第二SSTL电路、放大倍数设置及反馈电路、差分运放电路共同组成C_PHY信号的HS信号输出端，所述第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。

2.如权利要求1所述通过双SSTL电路产生C_PHY信号的装置，其特征在于：所述差分运放电路包括差分输入差分输出的第一运算放大器U1，所述第一运算放大器U1包括共模电压信号输入端、正向信号输入端、反向信号输入端、正向信号输出端和反向信号输出端。

3.如权利要求2所述通过双SSTL电路产生C_PHY信号的装置，其特征在于：所述放大倍数设置及反馈电路包括并联设置的第一电阻组和第二电阻组，所述第一电阻组包括依次串联于第一引脚(7)处的电阻R1和电阻R3，所述第二电阻组包括依次串联于第二引脚(8)处的电阻R2和电阻R4，所述第一运算放大器U1的正向信号输入端与电阻R3的前端连接，所述第一运算放大器U1的反向信号输出端与电阻R3的后端连接，所述第一运算放大器U1的反向信号输入端与电阻R4的前端连接，所述第一运算放大器U1的正向信号输出端与电阻R4的后端连接。

4.如权利要求3所述通过双SSTL电路产生C_PHY信号的装置，其特征在于：所述差分运放电路前端串联有输入端阻抗匹配电路，所述输入端阻抗匹配电路包括串联设置的电阻R9和电容C1，所述电阻R9端部与电阻R3的前端连接，所述电容C1端部与电阻R4的前端连接。

5.如权利要求2所述通过双SSTL电路产生C_PHY信号的装置，其特征在于：所述差分运放电路后端串联有输出阻抗匹配电路，所述输出阻抗匹配电路包括电阻R5和电阻R6，所述电阻R5连接于第一运算放大器U1的反向信号输出端与C_PHY信号的HS信号输出端之间，所述电阻R6连接在第一运算放大器U1的正向信号输出端与地之间。

6.如权利要求1所述通过双SSTL电路产生C_PHY信号的装置，其特征在于：所述第二运放电路包括第二运算放大器U2和电阻R10，所述第三引脚(9)与第二运算放大器U2的正向信号输入端连接，所述第二运算放大器U2的反向信号输入端通过电阻R10与第二运算放大器U2的信号输出端连接。

7.如权利要求1所述通过双SSTL电路产生C_PHY信号的装置，其特征在于：所述第一SSTL电路包括串联在VCC与地之间的第一MOS管(10)、第二MOS管(11)，所述第一MOS管(10)的源极与VCC连接，栅极与FPGA的第一控制端(1)连接，所述第二MOS管(11)的源极与地连接，栅极与FPGA的第二控制端(2)连接，所述第一MOS管(10)和第二MOS管(11)的漏极共同构成第一SSTL电路的信号输出端。

8.如权利要求7所述通过双SSTL电路产生C_PHY信号的装置，其特征在于：所述第二SSTL电路包括串联在VCC与地之间的第三MOS管(12)和第四MOS管(13)，所述第三MOS管(12)的源极与VCC连接，栅极与FPGA的第三控制端(3)连接，所述第四MOS管(13)的源极与地连接，栅极与FPGA的第四控制端(4)连接，所述第三MOS管(12)和第四MOS管(13)的漏极共同构成第二SSTL电路的信号输出端。