[发明专利]通过双SSTL电路产生C_PHY信号的装置

说明书

本发明涉及C_PHY信号技术领域，具体涉及一种通过双SSTL电路产生C_PHY信号的装置。包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，FPGA具有第一引脚、第二引脚和第三引脚，第一引脚和第二引脚后连接有差分运放电路和放大倍数设置及反馈电路，第三引脚后串联有第二运放电路，第一SSTL电路和第二SSTL电路并联，第一SSTL电路、第二SSTL电路、放大倍数设置及反馈电路、差分运放电路共同组成C_PHY信号的HS信号输出端，第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。不依赖于第三方C_PHY芯片，基于FPGA实现C_PHY信号输出，出相同的C_PHY信号，其采用的IO管脚大大减少，并节省了成本，组合灵活，可以根据需求选择信号lane数。

技术领域

本发明涉及C_PHY信号技术领域，具体涉及一种通过双SSTL电路产生C_PHY信号的装置。

背景技术

如图1所示，C_PHY信号1个lane有3根信号，对于HS信号，每根信号可以出3种电平，典型值V＝400mV，所以VA＝3/4V＝300mV，VB＝1/2V＝200mV，VC＝1/4V＝100mV。

如图2所示，C_PHY HS信号的差分效果是以VA-VB，VB-VC，VC-VA得到的，其电压范围为-200mV(100mV–300mV)到200mV(300mV–100mV)。

如图3所示，C_PHY HS的差分信号有4种状态，分别是strong 1，weak 0，strong 0，weak 1，其中，strong 1＝200mV；weak 1＝100mV；week 0＝-100mV；strong 0＝-200mV。

MIPI C_PHY是一种新的MIPI接口，可以支持更高速率。但是市场上能出C_PHY信号的芯片种类少，价格昂贵，主要技术由其它公司掌握。

例如市面上的SSD2830 C_PHY芯片，一片的单价在50～100$左右，占用FPGA管脚约60只，在一台设备中成本占比高。

如图4所示，FPGA SSTL信号速率高，用于产生C_PHY信号很合适。如：典型的SSTL电路只有两种状态0和1，但对电路进行改进可以使SSTL电路输出具备C_PHY信号的HS信号特性。

发明内容

本发明的目的就是针对现有技术的缺陷，提供一种管脚占用少，功耗小、速率高、不失真且成本低廉的通过双SSTL电路产生C_PHY信号的装置。

本发明的技术方案是：一种通过双SSTL电路产生C_PHY信号的装置，包括集成于FPGA内部的第一SSTL电路、第二SSTL电路和第三SSTL电路，所述FPGA具有分别供第一SSTL电路、第二SSTL电路、第三SSTL电路输出的第一引脚、第二引脚和第三引脚，所述第一引脚和第二引脚后连接有差分运放电路和用于设置差分运放电路放大倍数的放大倍数设置及反馈电路，所述第三引脚后串联有第二运放电路，所述第一SSTL电路和第二SSTL电路并联，所述第一SSTL电路、第二SSTL电路、放大倍数设置及反馈电路、差分运放电路共同组成C_PHY信号的HS信号输出端，所述第三SSTL电路和第二运放电路共同组成C_PHY信号的LP信号输出端。

较为优选的，所述差分运放电路包括差分输入差分输出的第一运算放大器U1，所述第一运算放大器U1包括共模电压信号输入端、正向信号输入端、反向信号输入端、正向信号输出端和反向信号输出端。

较为优选的，所述放大倍数设置及反馈电路包括并联设置的第一电阻组和第二电阻组，所述第一电阻组包括依次串联于第一引脚处的电阻R1和电阻R3，所述第二电阻组包括依次串联于第二引脚处的电阻R2和电阻R4，所述第一运算放大器U1的正向信号输入端与电阻R3的前端连接，所述第一运算放大器U1的反向信号输出端与电阻R3的后端连接，所述第一运算放大器U1的反向信号输入端与电阻R4的前端连接，所述第一运算放大器U1的正向信号输出端与电阻R4的后端连接。