[发明专利]半导体集成电路装置

说明书

本发明提供一种半导体集成电路装置。标准单元(1)具有沿第一方向延伸的鳍片(11)。由沿垂直于第一方向的第二方向延伸且被设置在鳍片(11)上的栅极布线(12)、以及鳍片(11)构成有源晶体管(N1)。由鳍片(11)和与栅极布线(12)并列设置的虚拟栅极布线(14)构成虚拟晶体管(D1)，所述虚拟晶体管(D1)与有源晶体管(N1)共用源极的节点和漏极的节点中的一节点。

本申请是申请日为2014年04月21日、申请号为201480046450.2、发明名称为“半导体集成电路装置”的发明专利申请的分案申请。

技术领域

本申请涉及一种半导体集成电路装置，该半导体集成电路装置包括使用鳍片(fin)结构的晶体管的标准单元。

背景技术

作为在半导体基板上形成半导体集成电路的方法，标准单元法已为人所知。标准单元法是指，预先准备好具有特定逻辑功能的基本单位(例如，反相器、锁存器、触发器以及全加器等)以作为标准单元，然后将多个标准单元布置在半导体基板上后，将这些标准单元之间用布线连接起来，由此设计出LSI(Large Scale Integration，大规模集成电路)芯片的方法。

近年来，在半导体器件领域，提出了利用鳍片结构的晶体管(以下称作“鳍式晶体管”)的方案。图12是示出鳍式晶体管的简要结构的示意图。不同于现有二维结构的MOS(Metal-Oxide Semiconductor，金属氧化物半导体)晶体管，鳍式晶体管的源极和漏极具有被称为鳍片的隆起的立体结构。并且鳍式晶体管的栅极以围住该鳍片的方式布置。借助这样的鳍片结构，沟道区域就会由鳍片的三个面形成，因此，与现有结构相比，对沟道的控制性得到了大幅改善。由此，能够实现减少漏功率、提高通态电流、以及降低工作电压等效果，从而能够提高半导体集成电路的性能。

作为对鳍片结构制作方面的改进，专利文献1中示出了下述方法，即，使鳍片的形成方向与硅基板的结晶方向相一致后，选择性地进行蚀刻的方法。

专利文献1：日本公开专利公报特开2008-219002号

发明内容

-发明所要解决的技术问题-

就鳍片结构而言，鳍片未必会在其整个长度方向上均一地形成。即，鳍片的宽度未必在其整个长度方向上都相等，会产生一定程度的偏差。特别是，鳍片的宽度有越靠近鳍片的终端部越变窄的倾向。由此，如果将晶体管形成在鳍片的终端部附近，就很有可能无法获得所期望的性能。

另外，将布线、接触部(contact)连接到鳍片的终端部上时，就有可能因鳍片的终端部出现形成不良及/或布线、接触部的掩膜位置错位，而导致鳍片与布线、接触部的电气接触劣化，使得电阻特性产生偏差。该偏差有可能导致半导体芯片的成品率降低。

本申请的目的在于：在包括使用鳍式晶体管的标准单元的半导体集成电路装置中，能够抑制鳍片终端部的宽度变窄所造成的影响，从而能够抑制性能偏差。

-用以解决技术问题的技术方案-

本申请的一个方案为：半导体集成电路装置包括具有沿第一方向延伸的鳍片的标准单元，所述标准单元包括：有源晶体管(active transistor)，其由所述鳍片和栅极布线构成，所述栅极布线沿垂直于所述第一方向的第二方向延伸且被设置在所述鳍片上；以及虚拟晶体管(dummy transistor)，其由所述鳍片和虚拟栅极布线构成，所述虚拟栅极布线与所述栅极布线并列设置在所述鳍片上，所述虚拟晶体管与所述有源晶体管共用源极的节点和漏极的节点中的一节点。

根据该方案，因为有虚拟晶体管存在，所以有源晶体管的源极的节点和漏极的节点中的一节点就会位于离开鳍片终端部附近的位置。即，鳍片宽度很可能变窄的鳍片终端部偏离开有源晶体管的节点所在的位置。由此，能够避免鳍片终端部的宽度变窄对有源晶体管所造成的影响，从而能够抑制有源晶体管的性能偏差。

-发明的效果-