[发明专利]ECC编码电路、解码电路以及存储器控制器

权利要求书

1.一种ECC编码电路，用于根据原始数据生成已编码数据，包括：

第一寄存器和第二寄存器；

第一静态随机存储器，分别与所述第一寄存器和所述第二寄存器连接；

第一加法器，一个输入端顺序接收所述原始数据的各个字节，另一输入端与所述第一寄存器连接，输出端分别连接到第一乘法器的输入端和第二乘法器的输入端；

第二加法器，一个输入端与所述第一乘法器的输出端连接，另一个输入端与所述第二寄存器连接，输出端与所述第一寄存器连接；

第一乘法器，一个输入端接收第二常量，另一个输入端与所述第一加法器的输出端连接，输出端连接到所述第二加法器的输入端；

第二乘法器，一个输入端接收第一常量，另一个输入端与所述第一加法器的输出端连接，输出端连接到所述第二寄存器；

第一选择器，两个输入端分别和所述第一寄存器、所述第二寄存器连接，输出端输出所述已编码数据；

其中，所述第一静态随机存储器与所述第一寄存器、所述第二寄存器进行双向数据传输，包括：所述第一静态随机存储器存储上一次编码操作的结果数据，所述第一寄存器和所述第二寄存器分别从第一静态随机存储器读取上一次编码操作的结果数据，并存储根据所述上一次编码操作的结果数据和本次接收到的所述原始数据的至少一个字节生成的本次编码操作得到的结果数据，进而所述第一寄存器和所述第二寄存器将本次编码操作得到的结果数据存储到所述第一静态随机存储器，以及经过多次双向数据传输，所述第一寄存器和所述第二寄存器中结果数据被输入给所述第一选择器，以从所述第一选择器的输出端输出所述已编码数据。

2.根据权利要求1所述的ECC编码电路，其中，所述第一乘法器和所述第二乘法器均为常数乘法器，所述第一常量和所述第二常量为不同常量。

3.根据权利要求1所述的ECC编码电路，其中，所述ECC编码电路还包括第二选择器，所述第二选择器分别与所述第一寄存器、所述第二寄存器之间进行双向数据传输，所述第二选择器与所述第一静态随机存储器进行双向数据传输。

4.根据权利要求1所述的ECC编码电路，其中，所述第一静态随机存储器为单端口静态随机存储器。

5.一种ECC解码电路，用于对已编码数据进行ECC检测和纠错，包括：

两路数据处理单元，每路数据处理单元包括第三乘法器、第三加法器、第三选择器和第三寄存器，其中，所述第三加法器的一个输入端连接到每路数据处理单元的输入端，另一输入端与所述第三选择器的输出端连接，输出端与所述第三寄存器连接；所述第三乘法器的一个输入端接收第三常量，另一输入端与所述第三寄存器连接，输出端与所述第三选择器的输入端连接；所述第三选择器的一个输入端接收0数据，另一输入端与所述第三乘法器的输出端连接，输出端与所述第三加法器的输入端连接；所述第三寄存器与第三加法器、第二静态随机存储器和计算单元连接；

每路数据处理单元的输入端顺序接收所述已编码数据的各个字节，将产生的结果数据存储到所述第三寄存器中；

所述计算单元用于从所述两路数据处理单元各自的第三寄存器获取结果数据，进行ECC检测和纠错；

其中，所述第二静态随机存储器与所述两路数据处理单元各自的第三寄存器之间进行双向数据传输，包括：所述两路数据处理单元各自的第三寄存器从第二静态随机存储器读取上次解码操作的结果数据，然后根据上次解码操作的结果数据和新接收到的所述已编码数据的至少一个字节，进行解码操作，并将本次解码操作的结果数据存储到所述第二静态随机存储器中，以及经过多次双向数据传输，所述计算单元从所述两路数据处理单元各自的第三寄存器获取结果数据，并输出ECCECC检测和纠错结果。

6.根据权利要求5所述的ECC解码电路，其中，所述ECC解码电路还包括第四个选择器，所述第四个选择器分别与两路数据处理单元各自的第三寄存器连接，并与所述第二静态随机存储器连接，用于控制两路数据处理单元各自的第三寄存器与所述第二静态随机存储器之间的双向数据传输。

7.根据权利要求5所述的ECC解码电路，其中，所述第二静态随机存储器为单端口静态随机存储器。