[发明专利]一种高速低功耗四/五预分频器在审
| 申请号： | 201810458057.4 | 申请日： | 2018-05-14 |
| 公开（公告）号： | CN108322212A | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 魏启迪;朱晓锐;章国豪 | 申请（专利权）人： | 广东工业大学 |
| 主分类号： | H03K23/00 | 分类号： | H03K23/00;H03L7/089;H03L7/18 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张春水;唐京桥 |
| 地址： | 510060 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 单相时钟 触发器 输出端 或非门 第三级 输入端连接 预分频器 栅极连接 低功耗 第一级 非门 漏极 从锁存器 控制信号 源极连接 主锁存器 输入端 | ||
1.一种高速低功耗四/五预分频器，其特征在于，包括：
第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；
或非门N1的输出端与NMOS晶体管M2的栅极连接；
第二NMOS晶体管M2的漏极与NMOS晶体管M1的源极连接；
第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；
NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；
第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；
第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；
或非门N1的第二输入端连接控制信号M。
2.根据权利要求1所述的高速低功耗四/五预分频器，其特征在于，第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2和第三级真单相时钟触发器DFF3均为二分频设计。
3.根据权利要求2所述的高速低功耗四/五预分频器，其特征在于，第一级真单相时钟触发器DFF1包括：第一主锁存器和第一从锁存器；
第一主锁存器包括NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6和NMOS管M7；
PMOS管M5和PMOS管M6的源极与电源连接；
NMOS管M3和NMOS管M7的源极接地；
NMOS管M3的漏极分别与PMOS管M4的漏极和NMOS管M7的栅极连接；
PMOS管M4的源极与PMOS管M5的漏极连接；
NMOS管M7的漏极与PMOS管M6的漏极连接形成第一主锁存器的输出端；
PMOS管M4的栅极和PMOS管M6的栅极与输入信号连接；
PMOS管M5的栅极和NMOS管M3的栅极与第二级真单相时钟触发器DFF2的输出端连接；
第一从锁存器包括PMOS管M8、NMOS管M9和NMOS管M10；
PMOS管M8的源极与电源连接；
NMOS管M10的源极接地；
PMOS管M8和NMOS管M10的栅极与第一主锁存器的输出端连接；
NMOS管M9的栅极与输入信号连接；
NMOS管M10的漏极与NMOS管M9的源极连接；
PMOS管M8的漏极和NMOS管M9的漏极连接形成第一从锁存器的输出端；
第一从锁存器的输出端与NMOS晶体管M1的栅极连接。
4.根据权利要求3所述的高速低功耗四/五预分频器，其特征在于，第二级真单相时钟触发器DFF2包括：第二主锁存器和第二从锁存器；
第二主锁存器包括NMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14和NMOS管M15；
PMOS管M13和PMOS管M14的源极与电源连接；
NMOS管M11和NMOS管M15的源极接地；
NMOS管M11的漏极分别与PMOS管M12的漏极和NMOS管M15的栅极连接；
PMOS管M12的源极与PMOS管M13的漏极连接；
NMOS管M15的漏极与PMOS管M14的漏极连接形成第二主锁存器的输出端；
PMOS管M12的栅极和PMOS管M14的栅极与输入信号连接；
PMOS管M13的栅极和NMOS管M11的栅极与第二级真单相时钟触发器DFF2的输出端连接；
第二从锁存器包括PMOS管M16、NMOS管M17和NMOS管M18；
PMOS管M18的源极与电源连接；
NMOS管M18的源极接地；
PMOS管M16和NMOS管M18的栅极与第二主锁存器的输出端连接；
NMOS管M17的栅极与输入信号连接；
NMOS管M18的漏极与NMOS管M17的源极连接；
PMOS管M16的漏极和NMOS管M17的漏极连接形成第二从锁存器的输出端；
第一从锁存器的输出端为第二级真单相时钟触发器DFF2的输出端。
5.根据权利要求4所述的高速低功耗四/五预分频器，其特征在于，第三级真单相时钟触发器DFF3包括：第三主锁存器和第三从锁存器；
第三主锁存器包括NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22和NMOS管M23；
PMOS管M21和PMOS管M22的源极与电源连接；
NMOS管M19和NMOS管M23的源极接地；
NMOS管M19的漏极分别与PMOS管M20的漏极和NMOS管M23的栅极连接；
PMOS管M20的源极与PMOS管M21的漏极连接；
NMOS管M23的漏极与PMOS管M22的漏极连接形成第三主锁存器的输出端；
PMOS管M20的栅极和PMOS管M22的栅极和非门N2的输出端连接；
PMOS管M21的栅极和NMOS管M19的栅极与第三级真单相时钟触发器DFF3的输出端连接；
第三从锁存器包括PMOS管M24、NMOS管M25和NMOS管M26；
PMOS管M26的源极与电源连接；
NMOS管M26的源极接地；
PMOS管M24和NMOS管M26的栅极与第三主锁存器的输出端连接；
NMOS管M25的栅极和非门N2的输出端连接；
NMOS管M26的漏极与NMOS管M25的源极连接；
PMOS管M24的漏极和NMOS管M25的漏极连接形成第三从锁存器的输出端；
第三从锁存器的输出端为第三级真单相时钟触发器DFF3的输出端。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东工业大学，未经广东工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810458057.4/1.html，转载请声明来源钻瓜专利网。
