[发明专利]一种FPGA芯片自激励变频动态老炼电路有效

专利信息
申请号: 201810462117.X 申请日: 2018-05-15
公开(公告)号: CN108627760B 公开(公告)日: 2020-07-14
发明(设计)人: 王贺;张大宇;汪悦;张红旗;张松;李璇;汪洋;杨彦朝;杨发明;庄仲 申请(专利权)人: 中国空间技术研究院
主分类号: G01R31/28 分类号: G01R31/28
代理公司: 中国航天科技专利中心 11009 代理人: 庞静
地址: 100194 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 fpga 芯片 激励 变频 动态 电路
【权利要求书】:

1.一种FPGA芯片自激励变频动态老炼电路,其特征在于包括第一时钟自激励产生电路、第二时钟自激励产生电路、结温检测电路、时钟频率控制电路、老炼功能测试电路,其中:

第一时钟自激励产生电路,用于产生频率为fH的时钟信号Clk_H,使得整个FPGA内部逻辑由时钟信号Clk_H的驱动时所产生的温升Th与老炼试验环境温度Tc之和大于预设的安全结温Tj;

第二时钟自激励产生电路,用于产生频率为fL的时钟信号Clk_L,使得整个FPGA内部逻辑由时钟信号Clk_L的驱动时所产生的温升Tl与老炼试验环境温度Tc之和小于预设的安全结温Tj;

结温检测电路,用于监测FPGA的结温状态,当FPGA的结温达到或超过预设的安全结温Tj时,输出有效的超温报警信号OT至时钟变频控制电路,否则,输出无效的超温报警信号OT;

时钟变频控制电路,当超温报警信号OT有效时,选择时钟信号Clk_L输出至老炼功能测试电路;否则,选择频率时钟信号Clk_H输出至老炼功能测试电路;

老炼功能测试电路,用于验证FPGA内部逻辑资源在老炼测试环境下的功能。

2.根据权利要求1所述的一种FPGA芯片自激励变频动态老炼电路,其特征在于所述第一时钟自激励产生电路由M-1个单端口缓冲器和1个双端口异或门组成,双端口异或门的输出端连接第一单端口缓冲器的输入端,第一单端口缓冲器~第M-1单端口缓冲器依次串联连接,双端口异或门的1个输入端口包含反相器,该端口连接第M-1单端口缓冲器的输出端,双端口异或门的另一个输入端连接高电平,M大于等于2。

3.根据权利要求2所述的一种FPGA芯片自激励变频动态老炼电路,其特征在于所述单端口缓冲器和双端口异或门均采用独立的查找表实现。

4.根据权利要求1所述的一种FPGA芯片自激励变频动态老炼电路,其特征在于所述第二时钟自激励产生电路由N-1个单端口缓冲器和1个双端口异或门组成,双端口异或门的输出端连接第一单端口缓冲器的输入端,第一单端口缓冲器~第N-1单端口缓冲器依次串联连接,双端口异或门的1个输入端口包含反相器,该端口连接第N-1单端口缓冲器的输出端,双端口异或门的另一个输入端连接高电平,N大于等于2。

5.根据权利要求4所述的一种FPGA芯片自激励变频动态老炼电路,其特征在于所述单端口缓冲器和双端口异或门均采用独立的查找表实现。

6.根据权利要求4所述的一种FPGA芯片自激励变频动态老炼电路,其特征在于时钟频率控制电路由单个查找表实现。

7.根据权利要求1~6任一项所述的一种FPGA芯片自激励变频动态老炼电路,其特征在于所述FPGA芯片为Xilinx Virtex-7系列FPGA芯片。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国空间技术研究院,未经中国空间技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810462117.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top