[发明专利]半导体器件及其控制方法

说明书

本发明的目的是提供能够在保持高中断响应性能的同时抑制电路规模增加的半导体器件及其控制方法。根据实施例，一种半导体器件包括：闪存存储器，其中存储N个中断子例程程序；中断控制电路，其检测中断的发生；计数器，其基于中断控制电路的检测结果来确定N个中断因素的相应发生概率；中断缓冲存储器，其中存储与N个中断因素中的被确定为发生概率高的前M个中断因素对应的M(M<N)个中断子例程程序；以及CPU，其在发生M个中断因素中的一个中断因素的中断的情况下，从中断缓冲存储器读取与中断对应的中断子例程程序，以执行所述中断子例程程序。

相关申请的交叉引用

2017年5月23日提交的日本专利申请No.2017-101502的公开内容通过引用整体并入本文，包括说明书、附图和摘要。

技术领域

本发明涉及半导体器件及其控制方法，并且例如涉及适于在保持高中断响应性能的同时抑制电路规模增加的半导体器件及其控制方法。

背景技术

例如，CPU(中央处理单元)执行存储在微型计算机中的闪存存储器中的具有指定地址的程序。这里，在具有指定地址的程序存储在高速缓冲存储器中的情况下，CPU从高速缓冲存储器读取程序，并且在不访问闪存存储器的情况下执行该程序。另一方面，在具有指定地址的程序没有被存储在高速缓冲存储器中的情况下，CPU将存储在闪存存储器中的具有指定地址的程序传输到高速缓冲存储器，并执行该程序。这不限于主例程程序的情况，在发生诸如定时器中断、通信IP中断、外部终端中断等中断的情况下也是如此。

但是，与主例程程序的情况不同，对应于中断的中断子例程程序通常不被存储在高速缓冲存储器中。因此，由于每次发生中断都需要访问闪存存储器，所以存在微型计算机不能立即执行中断子例程程序的问题。换句话说，存在微型计算机不能提高中断的响应度的问题。

在日本未审查专利申请公开No.Hei 11(1999)-24942中公开了这种问题的解决方案。日本未审查专利申请公开No.Hei 11(1999)-24942中公开的微型计算机除了其中临时存储主例程程序的第一命令队列(高速缓冲存储器)之外，还包括第二命令队列(中断缓冲存储器)，其中存储对应于多个中断因素的所有中断子例程程序。因此，由于每次发生中断时都不需要访问用于存储程序的存储器(闪存存储器)，所以微型计算机可以提高中断响应度。

发明内容

在日本未审查专利申请公开No.Hei 11(1999)-24942的配置中，需要提供一种中断缓冲存储器，其中可以存储与中断因素对应的所有中断子例程程序，因此存在电路规模增加的问题。从说明书和附图的描述中，其他问题和新颖特征将变得显而易见。

根据实施例，提供一种半导体器件，该半导体器件包括：闪存存储器，其中存储至少N(N是等于或大于2的整数)个中断子例程程序；中断控制电路，检测发生了N个中断因素中的一个中断因素的中断；确定电路，基于所述中断控制电路的检测结果来确定所述N个中断因素中的每个中断因素的发生概率；中断缓冲存储器，其中存储与所述N个中断因素中的由所述确定电路确定为高发生概率的前M(M&lt;N)个中断因素对应的M个中断子例程程序；以及算术处理电路，在发生了所述M个中断因素中的一个中断因素的中断的情况下，从所述中断缓冲存储器读取与发生的中断对应的中断子例程程序，并执行所述中断子例程程序。

根据另一实施例，提供了一种半导体器件的控制方法，该方法包括以下步骤：检测发生了N(N是等于或大于2的整数)个中断因素中的一个中断因素的中断；基于检测结果确定所述N个中断因素中的每个中断因素的发生概率；从闪存存储器读取与N个中断因素中的被确定为高发生概率的前M(M&lt;N)个中断因素对应的M个中断子例程程序，以将其存储到中断缓冲存储器中；以及在发生所述M个中断因素中的一个中断因素的中断的情况下，从所述中断缓冲存储器读取与发生的中断对应的中断子例程程序，以执行所述中断子例程程序。