[发明专利]电路装置、电子设备、电缆束及数据传输方法

权利要求书

1.一种电路装置，其特征在于，包含：

与给定的串行通信标准的第1总线连接的第1物理层电路；

与所述给定的串行通信标准的第2总线连接的第2物理层电路；以及

处理电路，其进行传输处理，该传输处理是：经由所述第2物理层电路将经由所述第1物理层电路从所述第1总线接收到的包含SYNC和数据的分组发送给所述第2总线，

所述处理电路包含：

弹性缓冲器，其对所述分组进行缓冲；

中继器电路，其具有生成m位的SYNC的SYNC生成电路，进行被所述弹性缓冲器缓冲后的所述分组的传输处理，m是大于等于1的整数；以及

并行/串行转换电路，其对从所述中继器电路输出的数据进行并行/串行转换，输出至所述第2物理层电路，

所述处理电路当从所述第1总线接收到所述分组时，将由所述SYNC生成电路生成的所述m位的SYNC作为发送给所述第2总线的分组的SYNC而输出至所述第2物理层电路。

2.根据权利要求1所述的电路装置，其特征在于，

即使所述第1物理层电路从所述第1总线接收的分组的SYNC的位数小于等于m位，所述第2物理层电路也将所述m位的SYNC输出至所述第2总线。

3.根据权利要求1所述的电路装置，其特征在于，

当开始所述分组的接收、在所述弹性缓冲器中蓄积了给定的位数的数据时，

所述SYNC生成电路开始所述m位的SYNC的输出，从所述并行/串行转换电路输出m位的SYNC。

4.根据权利要求1或3所述的电路装置，其特征在于，

所述中继器电路还具有中继缓冲器，

在所述SYNC生成电路输出所述m位的SYNC的过程中检测到被所述弹性缓冲器缓冲后的所述分组的SYNC的结束时，

所述中继缓冲器蓄积来自所述弹性缓冲器的数据中的、接在所述分组的SYNC之后的数据。

5.根据权利要求1所述的电路装置，其特征在于，

所述处理电路经由所述第1物理层电路将经由所述第2物理层电路从所述第2总线接收到的分组发送给所述第1总线，

所述处理电路包含第2 SYNC生成电路，该第2 SYNC生成电路生成k位的SYNC，k是大于等于1的整数，

当接收到来自所述第2总线的所述分组时，将由所述第2 SYNC生成电路生成的所述k位的SYNC输出至所述第1物理层电路。

6.根据权利要求5所述的电路装置，其特征在于，

即使所述第2物理层电路从所述第2总线接收到的分组的SYNC的位数小于等于k位，所述第1物理层电路也将所述k位的SYNC输出至所述第1总线。

7.根据权利要求1所述的电路装置，其特征在于，

该电路装置包含寄存器电路，该寄存器电路任意地设定所述m位的SYNC的位数m。

8.根据权利要求1所述的电路装置，其特征在于，

所述串行通信标准是USB标准。

9.一种电子设备，其特征在于，包含：

权利要求1至8中任一项所述的电路装置；以及

与所述第1总线连接的处理装置。

10.一种电缆束，其特征在于，包含：

权利要求1至8中任一项所述的电路装置；和

电缆。

11.一种数据传输方法，其由电路装置执行，所述电路装置包含：与给定的串行通信标准的第1总线连接的第1物理层电路；与所述给定的串行通信标准的第2总线连接的第2物理层电路；以及处理电路，其进行传输处理，该传输处理是：经由所述第2物理层电路将经由所述第1物理层电路从所述第1总线接收到的包含SYNC和数据的分组发送给所述第2总线，

所述数据传输方法包含：

对所述分组进行缓冲；

生成m位的SYNC，进行被缓冲后的所述分组的传输处理，m是大于等于1的整数；以及

对所输出的数据进行并行/串行转换，输出至所述第2物理层电路，

当从所述第1总线接收到所述分组时，将生成的所述m位的SYNC作为发送给所述第2总线的分组的SYNC而输出至所述第2物理层电路。