[发明专利]LDMOS静电保护器件

说明书

本发明提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，深N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+注入区，第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；第二N+注入区和第二P+注入区互相连接；第一P+注入区、第一N+注入区连接阴极；第三P+注入区、第四N+注入区连接阳极，第三P+注入区、深N阱、第一P阱构成第一PNP型晶体管；深N阱、第一P阱、第一N+注入区构成第一NPN型晶体管；第二N+注入区、第一P阱、第一N+注入区构成第二NPN型晶体管。本发明能够在不牺牲SCR结构较强泄放电流能力的同时提高维持电压，避免LDMOS器件发生闩锁，维持鲁棒性。

技术领域

本发明涉及集成电路静电防护技术领域，特别是涉及一种LDMOS静电保护器件。

背景技术

LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)器件广泛应用于电源管理芯片，如DC-DC转换器、AC-DC转换器等。随着集成电路向高速、高压方向发展，LDMOS器件的静电保护能力弱成为限制其发展的瓶颈。因此，如何提高LDMOS器件的静电保护能力(Electro-Static discharge，ESD)，成为研究的热点。

在传统的LDMOS静电保护器件中，通常引入二极管来增强其静电泄放能力，请参阅图3，但其触发电压较低，且面积较大，会影响器件的工作速度。 GGNMOS(gate-groundedNMOS，栅极接地NMOS管)器件利用NMOS的寄生双极放大效应，有利于泄放大电流，但其容易出现多指导通不均匀和鲁棒性较差的问题。可控硅整流器件(Silicon ControlledRectifier，SCR)利用PNPN 结构的正反馈作用，具有较强的静电泄放能力，受到了广泛的关注。请参阅图4，将SCR结构嵌入LDMOS器件中，可有效提高其ESD鲁棒性，但会面临触发电压过高和维持电压过低的问题。

SCR器件的触发依赖于N阱和P阱的雪崩击穿，因此其触发电压主要取决于触发点附近的PN结掺杂浓度。由于N阱和P阱的掺杂浓度较低，导致SCR 器件的触发电压较高。当触发电压高于器件内部的击穿电压，无法起到静电保护的作用。此外，当满足SCR的开启条件时，由NPN和PNP寄生晶体管所构成的正反馈，会在阳极和阴极之间形成一条低阻的泄放通路，当维持电压低于芯片内部的电源电压时，则超出ESD器件的安全工作范围，容易发生闩锁的现象。

针对LDMOS-SCR，目前的研究集中在如何降低触发电压和提高维持电压的问题上。触发电压的降低主要通过改善雪崩击穿结的耗尽宽度来实现。而维持电压的提高方法有很多种，极大部分均是以牺牲电流泄放能力为代价，这必将降低ESD器件的鲁棒性。

发明内容

鉴于上述状况，有必要提供一种LDMOS静电保护器件，在不牺牲SCR结构较强泄放电流能力的同时提高维持电压，避免LDMOS器件发生闩锁，维持鲁棒性。

一种LDMOS静电保护器件，包括衬底，所述衬底上设有深N阱，所述深 N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+ 注入区，所述第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；所述第二N+注入区和所述第二P+注入区互相连接；所述第一P+注入区、所述第一N+注入区连接阴极；所述第三P+注入区、所述第四N+注入区连接阳极，所述第三P+注入区、所述深N阱、所述第一P 阱构成第一PNP型晶体管；所述深N阱、所述第一P阱、所述第一N+注入区构成第一NPN型晶体管；所述第二N+注入区、所述第一P阱、所述第一N+注入区构成第二NPN型晶体管。