[发明专利]一种局域电场增强忆阻器及其制备方法

说明书

本发明公开了一种局域电场增强忆阻器及其制备方法，所述忆阻器包括：下电极、功能层和上电极，所述功能层夹在上电极和下电极之间形成三明治结构，所述下电极上侧具有中轴对称的矩形突起；所述上电极下侧与所述下电极形状互补。本发明与现有技术相比，利用纳米压印结合ALD的方式制备得到器件，通过ALD保形性的特点，使得上下电极都具有突起的结构。由于其边缘棱处的局域电场相较于上电极其他部位强度有较大差异，而ALD制备的功能层存在的缺陷较少，导电丝形成位置的随机性大大降低，从而提高器件的一致性与稳定性；同时由于纳米压印可反复使用，极大的降低了制备的难度与成本。

技术领域

本发明属于微电子器件技术领域，更具体地，涉及一种局域电场增强忆阻器及其制备方法。

背景技术

忆阻器是一种除电阻、电容、电感以外的新型二端无源电子元器件，根据蔡少棠教授所推导的关系式，由电荷与磁通之间的关系，其存在着不同的阻态，并能在一定条件下相互转换。现阶段忆阻器大部分为阻变存储器，阻变存储器以导电丝机制为主，但是导电丝在形成过程中，具有较大的随机性，因此导致忆阻器高低阻态、Set电压等参数并不具有很好的一致性，这限制了忆阻器的进一步发展。

针对上述问题，专利CN102738386A公开了一种阻变存储器及其制备方法，如图1所示，在阻变存储器的下电极上形成有局部控制电极，由于该控制电极区域的局域电场强度高于其他区域，使导电细丝更容易沿着该控制电极形成。局部控制电极可以为圆锥形、圆柱形、针形或其他合适的形状，工艺采用的是湿法腐蚀。但是该方案仍存在缺陷：首先，该方案只对下电极形状进行设计，功能层和上电极未加以限制，器件在制备过程中形成的缺陷聚集在电极与功能层界面处，由于缺陷聚集位置不一致，使得上下电极间形成的导电丝存在差别，导致器件导电丝的形成方式仍然存在较大随机性；其次，湿法刻蚀的方式并不易于制备类似的突起形状，且在制备尺寸较小器件时，很难完美的进行图形转移。由此可见，该方法的结构和工艺均存在缺陷。

发明内容

针对现有技术的上述缺陷，本发明的目的在于解决现有技术忆阻器导电丝形成随机，器件一致性不好的技术问题。

为实现上述目的，一方面，本发明实施例提供了一种局域电场增强忆阻器，所述忆阻器包括：下电极、功能层和上电极，所述功能层夹在所述上电极和所述下电极之间形成三明治结构，所述下电极上侧具有中轴对称的矩形突起；所述上电极下侧与所述下电极形状互补。

具体地，所述矩形突起的高度根据功能层厚度而定，应小于功能层的厚度。

具体地，所述功能层的材料为可利用原子层沉积制备的材料。

另一方面，本发明实施例提供了一种局域电场增强忆阻器的制备方法，所述方法包括以下步骤：步骤S1.在衬底上制备下电极，所述下电极上侧具有中轴对称的矩形突起；步骤S2.在下电极上制备功能层；步骤S3.在功能层上制备上电极，所述上电极下侧与所述下电极形状互补。

具体地，所述矩形突起的高度根据功能层厚度而定，应小于功能层的厚度。

具体地，下电极的制备是通过纳米压印和原子层沉积的方法。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：

1、本发明利用纳米压印结合ALD(Atomic layer deposition，原子层沉积)的方式制备得到器件，通过ALD保形性的特点，使得上下电极都具有突起的结构。由于其边缘棱处的局域电场相较于上电极其他部位强度有较大差异，而ALD制备的功能层存在的缺陷较少，导电丝形成位置的随机性大大降低，从而提高器件的一致性与稳定性；

2、本发明利用纳米压印和ALD的制备方式，能够很好的保证器件之间的一致性，同时由于纳米压印可反复使用，极大的降低了制备的难度与成本。

附图说明