[发明专利]形成三维存储器的下部半导体图案的方法以及三维存储器

权利要求书

1.一种形成三维存储器的下部半导体图案的方法，包括以下步骤：

提供半导体结构，所述半导体结构具有衬底和位于所述衬底上的堆叠层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；

形成垂直贯穿所述堆叠层且到达所述衬底的多个沟道孔；

通过所述多个沟道孔去除所述衬底中的杂质，所述去除步骤形成从所述多个沟道孔侧壁向所述衬底侧向凸伸的缺口；

在所述多个沟道孔底部形成带有掺杂剂的半导体材料作为下部半导体图案，所述半导体材料填充所述缺口，所述掺杂剂的掺杂浓度与被去除而形成所述缺口的衬底材料的掺杂浓度相当。

2.如权利要求1所述的方法，其特征在于，还包括在所述衬底中形成底部选择栅。

3.如权利要求1所述的方法，其特征在于，去除所述衬底中的杂质的方法包括使用氯化氢进行清除。

4.如权利要求1所述的方法，其特征在于，形成带有掺杂剂的半导体材料的方法包括在形成所述半导体材料的过程中加入带有所述掺杂剂的掺杂气体。

5.如权利要求1或4所述的方法，其特征在于，形成所述半导体材料的方法包括选择性外延生长。

6.如权利要求1或4所述的方法，其特征在于，所述掺杂剂的掺杂剂量为7*10¹³至1*10¹⁴atom/cm²。

7.如权利要求1所述的方法，其特征在于，所述多个沟道孔中的至少部分沟道孔之间缺口的轮廓不同。

8.如权利要求1所述的方法，其特征在于，所述半导体结构为晶圆。

9.如权利要求8所述的方法，其特征在于，所述多个沟道孔分布在所述晶圆的中央区域和边缘区域。

10.如权利要求1所述的方法，其特征在于，所述第一材料层为伪栅极层，所述第二材料层为介质层。

11.如权利要求1所述的方法，其特征在于，所述掺杂剂含有硼。

12.一种三维存储器，包括：

衬底；

堆叠层，位于所述衬底上，所述堆叠层包括间隔的栅极层；

多个沟道孔，垂直贯穿所述堆叠层且到达所述衬底，其中在所述多个沟道孔底部具有从所述多个沟道孔侧壁向所述衬底侧向凸伸的缺口；

下部半导体图案，所述下部半导体图案填充所述缺口，其中所述下部半导体图案是经过掺杂的，所述掺杂的浓度与被去除而形成所述缺口的衬底材料的掺杂浓度相当。

13.如权利要求12所述的三维存储器，其特征在于，还包括位于所述衬底中的底部选择栅。

14.如权利要求12所述的三维存储器，其特征在于，所述多个沟道孔中至少部分沟道孔之间缺口的轮廓不同。

15.如权利要求12所述的三维存储器，其特征在于，所述下部半导体图案的掺杂类型为P型掺杂或者N型掺杂。

16.如权利要求12所述的三维存储器，其特征在于，所述下部半导体图案的杂质为硼。