[发明专利]一种超低功耗的修调码值产生电路

权利要求书

1.一种超低功耗的修调码值产生电路，其特征在于，包括控制信号产生模块、修调码值生成模块和修调码值保存输出模块，

所述控制信号产生模块用于产生控制信号(PD_N)和时钟信号(CK)，所述控制信号(PD_N)用于控制所述修调码值生成模块，所述时钟信号(CK)用于控制所述修调码值保存输出模块；

所述修调码值生成模块包括基准比较单元和产生单元，

所述基准比较单元包括第一NMOS管(NM1)、第二NMOS管(NM2)、第四NMOS管(NM4)、第一PMOS管(PM1)和第一电阻(R1)，

第一NMOS管(NM1)的漏极连接基准电流(Iref)，其栅极连接第二NMOS管(NM2)的栅极和第四NMOS管(NM4)的漏极并作为所述基准比较单元的第一输出端，其源极连接第二NMOS管(NM2)和第四NMOS管(NM4)的源极并接地(GND)；

第四NMOS管(NM4)的栅极连接所述控制信号(PD_N)；

第二NMOS管(NM2)的漏极连接第一PMOS管(PM1)的栅极和漏极并作为所述基准比较单元的第二输出端；

第一电阻(R1)的一端连接电源电压(VDD)，另一端连接第一PMOS管(PM1)的源极；

所述产生单元包括第二PMOS管(PM2)、熔丝、第三NMOS管(NM3)和第五NMOS管(NM5)，

第三NMOS管(NM3)的栅极连接所述基准比较单元的第一输出端，其漏极连接第五NMOS管(NM5)和第二PMOS管(PM2)的漏极并作为所述产生单元的输出端，其源极连接第五NMOS管(NM5)的源极并接地(GND)；

第五NMOS管(NM5)的栅极连接所述控制信号(PD_N)；

第二PMOS管(PM2)的栅极连接所述基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；

熔丝的另一端连接电源电压(VDD)；

所述修调码值保存输出模块的输入端连接所述产生单元的输出端，其时钟端连接所述时钟信号(CK)，其输出端输出所述修调码值。

2.根据权利要求1所述的超低功耗的修调码值产生电路，其特征在于，所述控制信号产生模块包括第一D触发器、第一延迟器(Delay_1)、第二延迟器(Delay_2)、第一与门(AND1)、第一反相器(INV1)和第二反相器(INV2)，

第一与门(AND1)的第一输入端连接使能信号(EN)，其第二输入端连接第二反相器(INV2)的输出端，其输出端连接第一延迟器(Delay_1)和第一反相器(INV1)的输入端；

第一反相器(INV1)的输出端输出所述控制信号(PD_N)；

第一延迟器(Delay_1)的输出端产生所述时钟信号(CK)并连接所述第一D触发器的时钟输入端；

第一D触发器的数据输入端连接电源电压(VDD)，其复位端连接所述使能信号(EN)，其Q输出端连接第二延迟器(Delay_2)的输入端；

第二延迟器(Delay_2)的输出端连接第二反相器(INV2)的输入端。

3.根据权利要求2所述的超低功耗的修调码值产生电路，其特征在于，所述控制信号产生模块还包括整形单元，所述整形单元包括第一施密特触发器，第一施密特触发器的输入端连接所述时钟信号(CK)，其输出端输出整形后的时钟信号连接第一D触发器的时钟输入端和所述修调码值保存输出模块的时钟端。

4.根据权利要求2或3所述的超低功耗的修调码值产生电路，其特征在于，所述控制信号产生模块还包括第二与门(AND2)和第三反相器(INV3)，

第三反相器(INV3)的输入端连接第一D触发器的时钟输入端，其输出端连接第二与门(AND2)的第一输入端；

第二与门(AND2)的第二输入端连接第一D触发器的Q输出端，其输出端输出准备信号(Trimming_ok)。