[发明专利]用于半导体处理腔室隔离以实现减少的颗粒和改善的均匀性的方法和设备

说明书

公开了用于半导体处理腔室隔离以实现减少的颗粒和改善的均匀性的方法和设备。本公开内容的实现方式总体涉及用于在基板上均匀沉积薄膜的设备和方法。在一个实现方式中，等离子体处理腔室包括腔室主体，腔室主体包括腔室壁、腔室底板和盖支撑件。等离子体处理腔室进一步包括基板支撑组件，基板支撑组件至少部分地设置在腔室主体内并配置成支撑基板。等离子体处理腔室进一步包括盖组件，盖组件设置在支撑组件上方并定位在盖支撑件上，其中盖组件和腔室主体限定第一处理容积。等离子体腔室进一步包括底部隔离组件，底部隔离组件包围基板支撑组件的至少一部分并可从装载位置竖直地移动到处理位置。当底部隔离组件在处理位置中时，在底部隔离组件与盖组件之间形成密封。

技术领域

本公开内容的实现方式总体涉及用于以提高的均匀性在基板上均匀沉积薄膜的设备和方法。

背景技术

半导体处理涉及许多不同化学和物理工艺，使得能够在基板上形成微型集成电路。构成集成电路的材料层通过化学气相沉积、物理气相沉积、外延生长等等形成。材料层中的一些使用光刻胶掩模和湿蚀刻工艺或干蚀刻工艺来图案化。用来形成集成电路的基板可以是硅、砷化镓、磷化铟、玻璃或其他合适的材料。

在集成电路的制造中，常常使用等离子体工艺来沉积或蚀刻各种材料层。等离子体工艺相较热处理来说提供了许多优点。例如，等离子体增强化学气相沉积(PECVD)允许沉积工艺以相较于类似的热工艺可实现的更低的温度和更高的沉积速率来执行。因此，PECVD对于具有严格热预算的集成电路制造(诸如极大规模或超大规模集成电路(VLSI或ULSI)器件制造)来说是有利的。

当前的半导体处理腔室的设计使沉积膜中因沉积腔室容积和RF环境的不对称性而产生不均匀性。此不均匀性可因处理环境的结构、气体递送或泵吸不对称性而造成。泵吸板、衬里或其他对准设备的使用已经无法减轻腔室的处理容积中的不对称性，尤其是在狭缝阀隧道容积中。这些不对称性在处理容积中产生畸变，这影响沉积在基板上的膜的不均匀性并进一步形成颗粒。

因此，需要用于提高沉积在基板上的薄膜的均匀性的方法和设备。

发明内容

本公开内容的实现方式总体涉及用于以提高的均匀性在基板上均匀沉积薄膜的设备和方法。在一个实现方式中，提供了一种等离子体处理腔室。等离子体处理腔室包括腔室主体，腔室主体包括腔室壁、腔室底板和盖支撑件。等离子体处理腔室进一步包括基板支撑组件，基板支撑组件至少部分地设置在腔室主体内并配置成支撑基板。等离子体处理腔室进一步包括盖组件，盖组件设置在支撑组件上方并定位在盖支撑件上，其中盖组件和腔室主体限定第一处理容积。等离子体腔室进一步包括底部隔离组件，底部隔离组件包围基板支撑组件的至少一部分并可从装载位置竖直地移动到处理位置。当底部隔离组件在处理位置中时，在底部隔离组件与盖组件之间形成密封。