[发明专利]多Host CPU级联方法及系统

权利要求书

1.一种多主中央处理单元Host CPU级联系统，其特征在于，包括控制芯片、Host CPU、外设组件高速互联PCIE交换芯片以及PCIE网卡，所述PCIE交换芯片支持多根输入/输出虚拟化MR-IOV功能，所述PCIE网卡支持单根输入/输出虚拟化SR-IOV功能，所述交换芯片上设置有多个Host端口Port，所述Host CPU通过所述Host Port与所述交换芯片连接，其中：

所述控制芯片，用于向所述PCIE网卡下发第一配置指令；

所述PCIE网卡，包括用于Host CPU之间数据通信的第一物理端口和用于Host CPU与外网之间数据通信的第二物理端口，用于根据第一配置指令将所述第一物理端口虚拟化为多个第一类型VF网卡，并将第二物理端口虚拟化为多个第二类型VF网卡；

所述控制芯片，还用于向所述PCIE交换芯片下发第二配置指令；

所述PCIE交换芯片，用于根据所述第二配置指令分别为各Host Port分配第一类型VF网卡和第二类型VF网卡；

所述控制芯片，还用于控制所述Host CPU上电启动；

所述Host CPU，用于上电启动后，进行外设组件互联PCI扫描，建立自身的虚拟PCI总线域；

所述Host CPU，还用于识别从属于自身的虚拟PCI总线域的VF网卡，并加载VF网卡驱动，以通过识别从属于自身的虚拟PCI总线域的第一类型VF网卡实现对内通信，通过识别从属于自身的虚拟PCI总线域的第二类型VF网卡实现对外通信。

2.根据权利要求1所述的多Host CPU级联系统，其特征在于，

所述控制芯片，具体用于识别所述PCIE网卡的物理功能PF，加载PF驱动，并向所述PCIE网卡下发第一配置指令。

3.根据权利要求1所述的多Host CPU级联系统，其特征在于，所述PCIE交换芯片还设置有非透明桥NTB模块或/和直接内存存取DMA模块；

所述Host CPU，还用于通过NTB方式或/和DMA方式实现对内的通信。

4.根据权利要求1所述的多Host CPU级联系统，其特征在于，所述Host CPU集成有图形处理单元GPU。

5.一种多主中央处理单元Host CPU级联方法，其特征在于，应用于包括控制芯片、HostCPU、外设组件高速互联PCIE交换芯片以及PCIE网卡的多Host CPU级联系统，所述PCIE交换芯片支持多根输入/输出虚拟化MR-IOV功能，所述PCIE网卡包括第一物理端口和第二物理端口，且用于支持单根输入/输出虚拟化SR-IOV功能，所述交换芯片上设置有多个Host端口Port，所述Host CPU通过所述Host Port与所述交换芯片连接，所述方法还包括：

所述控制芯片向所述PCIE网卡下发第一配置指令；

所述PCIE网卡根据第一配置命令将所述第一物理端口虚拟化为多个第一类型VF网卡，并将第二物理端口虚拟化为多个第二类型VF网卡；

所述控制芯片向所述PCIE交换芯片下发第二配置指令；

所述PCIE交换芯片根据所述第二配置指令分别为各Host Port分配第一类型VF网卡和第二类型VF网卡；

所述控制芯片控制所述Host CPU上电启动；

所述Host CPU上电启动后，进行外设组件互联PCI扫描，建立自身的虚拟PCI总线域；

所述Host CPU识别从属于自身的虚拟PCI总线域的VF网卡，加载VF网卡驱动，以通过识别从属于自身的虚拟PCI总线域的第一类型VF网卡实现对内通信，通过识别从属于自身的虚拟PCI总线域的第二类型VF网卡实现对外通信。

6.根据权利要求5所述的方法，其特征在于，所述控制芯片向所述PCIE网卡下发第一配置指令，包括：

所述控制芯片识别所述PCIE网卡的物理功能PF，加载PF驱动，并向所述PCIE网卡下发第一配置指令。