[发明专利]一种混合信号发生器

说明书

本申请公开了一种混合信号发生器，包括：时钟管理模块、总线控制模块、波形数据存储模块和混合信号发生模块，时钟管理模块分别与总线控制模块和混合信号发生模块相连，接受参考时钟，生成混合信号发生模块的高速时钟和工作时钟，以及总线控制模块和波形数据存储模块所需的工作时钟；总线控制模块用于上位机与混合信号发生模块之间的通信，实时解析并处理上位机发送至混合信号发生模块的指令、地址和波形数据；波形数据存储模块与总线控制模块相连，存储波形信号的数据信息；混合信号发生模块与波形数据存储模块相连，基于波形数据存储模块存储的波形信号的数据信息输出混合信号。本申请能够有效的输出混合信号。

技术领域

本申请属于信号发生器技术领域，尤其涉及一种混合信号发生器。

背景技术

信号发生器在日常生活中扮演着重要的角色，在无线通信、雷达、量子计算等领域有着广泛的应用。在无线通信中控制接收与发送的频率，实现各种调制信号的产生；在雷达领域，需要产生抗干扰能力强的跳频信号；在量子计算领域，对量子比特的操控需要使用频率分辨率高、频率可调的信号。

常用的信号发生器包括基于PLL(Phase Locked Loop，锁相环)的信号发生器、采用DDS(Direct Digital Synthesis，直接数字合成)芯片的信号发生器、任意波形发生器等等。基于PLL的信号发生器通过闭环的负反馈控制，结合倍频、分频技术，使得输出信号频率与参考信号频率有着确定的数学关系、输出信号的相位与参考信号有着确定的关系，可以产生稳定度高、相位噪声小的单频信号，但也存在无法精确、快速地调节频率输出的问题。DDS芯片实时地构建出输出信号的数字波形，经DAC(Digital-to-Analog Converter，数字模拟转换器)输出模拟信号，输出信号频率切换速度快、调频带宽大，但生成复杂波形较为困难、存储的切换的频率数目不多。通常的任意波形发生器采用直接模式，将存储的数字波形逐点输出到DAC得到模拟信号，可以产生几乎任何波形的信号，但波形长度受限于存储容量，以2.8GHz采样率、14bit分辨率的AD9129为例，4GB的DDR3存储容量仅能存储约2.285G个样点，可以播放0.816s。现如今，随着技术的发展，有些任意波形发生器还具备了利用DDS实时产生一些简单波形的能力。

目前，Analog Devices公司推出的DDS芯片3.5GHz采样率的AD9914，提供了单音模式、调制模式、线性扫描模式、跳频模式，内部寄存器满足8种频率/相位配置，支持串行总线或高速并行端口向芯片内部的频率寄存器写入频率字，再将I/O_UPDATE引脚置位实现更新。集成的DDS芯片，频率的切换速度快，波形连续。但在输出信号的类型上，受限于已有模式的种类，在输出复杂波形时较为困难。另外，现有技术中公开的任意波形发生器架构下的信号发生器，通过SRAM(Static Random-Access Memory，静态随机存取存储器)存储波形，实现任意波形的输出，可以输出多种用户自定义的信号，但波形长度受限于存储器的容量。

发明内容

有鉴于此，本申请提供了一种混合信号发生器，能够使用固定存储空间的参数刻画波形，实时地解码波形数据字生成混合波形，进而输出混合信号，能够压缩存储相应的数字波形所需的空间，尽可能地规避任意波形发生器输出时波形长度受限于存储容量的问题。

本申请提供了一种混合信号发生器，包括：时钟管理模块、总线控制模块、波形数据存储模块和混合信号发生模块，其中：

所述时钟管理模块分别与所述总线控制模块和混合信号发生模块相连，用于接受参考时钟，生成所述混合信号发生模块的高速时钟和工作时钟，以及所述总线控制模块和所述波形数据存储模块所需的工作时钟；

所述总线控制模块分别与上位机和混合信号发生模块相连，用于上位机与所述混合信号发生模块之间的通信，实时解析并处理上位机发送至所述混合信号发生模块的指令、地址和波形数据；

所述波形数据存储模块与所述总线控制模块相连，用于存储波形信号的数据信息；