[发明专利]静电保护器件

说明书

本发明提供一种静电保护器件，包括衬底，在衬底内设有深N阱，在深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，第一N阱内设有第一N+注入区、第一P+注入区以及第二N+注入区，第二N+注入区跨接在第一N阱与第一P阱之间，在第一P阱内设有第三N+注入区、第二P+注入区以及第四N+注入区，在第二N阱内设有第五N+注入区、第三P+注入区以及第六N+注入区，第五N+注入区跨接在第一P阱与第二N阱之间，第一N阱、第一P阱、以及第二N阱组成第一NPN结构，第二N+注入区、第一P阱以及第三N+注入区组成第二NPN结构。本发明提出的静电保护器件，可提高维持电压，降低触发电压，增强静电泄放能力。

技术领域

本发明涉及集成电路静电防护技术领域，特别是涉及一种静电保护器件。

背景技术

在集成电路的各个环节中，都有可能产生电荷的累积。在一定的条件下，电荷会发生转移，瞬间通过的大电流有可能超过器件的临界值而导致芯片烧毁。统计数据表明：静电放电(Electro Static Discharge,ESD)是集成电路失效的最主要原因，特别在功率集成电路中表现得更为突出。因此静电放电问题成为设计者最需关注的问题。

为了削减集成电路中因静电释放所造成的经济损失，最为有效的方法是对集成电路的各个输入、输出端口设计相应的高效能比的ESD保护器件。目前针对常规低压工艺的ESD保护措施相对已经较为成熟，常用的ESD保护器件结构包括二极管、双极型晶体管、栅极接地NMOS管以及SCR器件。SCR器件因具有较高的品质，被认为是ESD保护效率最高的器件。ESD保护器件在应用中，需要在满足鲁棒性标准的同时，保证维持电压高于被保护电路的工作电压。

然而，现有的SCR器件在实际应用中，在其有限的版图面积内难以实现高维持电压特性，影响了实际保护效果。

发明内容

鉴于上述状况，本发明的目的是为了解决现有技术中，现有的SCR器件在实际应用中，在其有限的版图面积内难以实现高维持电压特性而影响实际保护效果的问题。

本发明提出一种静电保护器件，其中，包括衬底，在所述衬底内设有深N 阱，在所述深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，在所述第一N阱内从左到右依次设有第一N+注入区、第一P+注入区以及第二N+ 注入区，所述第二N+注入区跨接在所述第一N阱与所述第一P阱之间，在所述第一P阱内依次设有第三N+注入区、第二P+注入区以及第四N+注入区，在所述第二N阱内依次设有第五N+注入区、第三P+注入区以及第六N+注入区，所述第五N+注入区跨接在第一P阱与所述第二N阱之间，所述第一N阱、所述第一P阱、以及所述第二N阱组成第一NPN型晶体管，所述第二N+注入区、所述第一P阱以及所述第三N+注入区组成第二NPN型晶体管。

本发明提出的静电保护器件，由于第二NPN型晶体管的基极以及集电极均与第一NPN型晶体管的基极短接，第一NPN型晶体管与第二NPN型晶体管的发射极短接，因此对主通路的SCR器件产生钳位作用，可提高维持电压；与此同时，第二N+注入区与第五N+注入区跨接在N阱和P阱之间，使触发点由P 阱-N阱结转移到P+注入区-N阱结，可降低触发电压；此外，由于第一P+注入区和第三P+注入区下方均设有P阱区，可降低第一PNP和第二PNP的基极浓度，提高放大倍数，增强静电泄放能力。

另外，本发明提出的静电保护器件，还可以具有如下附加的技术特征：

所述静电保护器件，其中，在所述第一P+注入区下方设有第二P阱，在所述第三P+注入区的下方设有第三P阱。

所述静电保护器件，其中，所述第一N+注入区以及所述第一P+注入区均与阳极相连，所述第三P+注入区以及所述第六N+注入区均与阴极相连。

所述静电保护器件，其中，所述第一P+注入区、所述第一N阱以及所述第一P阱组成第一PNP结构，所述第三P+注入区、所述第二N阱以及所述第一P 阱组成第二PNP结构。