[发明专利]在FINFET SRAM阵列中减少鳍片宽度以减轻低电压带位故障的方法有效
| 申请号： | 201810509581.X | 申请日： | 2018-05-24 |
| 公开（公告）号： | CN108962826B | 公开（公告）日： | 2023-07-28 |
| 发明（设计）人： | 张晓强;臧辉;R·R·坦卡勒克什米;兰迪·W·曼 | 申请（专利权）人： | 格芯(美国)集成电路科技有限公司 |
| 主分类号： | H10B10/00 | 分类号： | H10B10/00;H01L21/336;H01L29/10;H01L29/78 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | finfet sram 阵列 减少 宽度 减轻 电压 故障 方法 | ||
1.一种减少集成电路(IC)中的鳍片宽度的方法，该方法包含：
氧化一鳍片阵列中的至少一鳍片的一暴露部分，其中，除了该至少一鳍片的该暴露部分以外，设置一第一硬掩模于该鳍片阵列上面，且其中，该氧化减少该至少一鳍片的该暴露部分的一宽度，其中，该至少一鳍片的该暴露部分设置在该鳍片阵列的一带区中。
2.如权利要求1所述的方法，其特征在于，氧化该至少一鳍片的该暴露部分在形成一浅沟槽隔离(STI)于该鳍片阵列的数对鳍片间前发生。
3.如权利要求1所述的方法，其特征在于，氧化该至少一鳍片的该暴露部分在形成一浅沟槽隔离(STI)于该鳍片阵列的数对鳍片间后发生。
4.如权利要求1所述的方法，其特征在于，氧化该至少一鳍片的该暴露部分在一取代金属栅极工艺期间于移除一虚拟栅极堆栈后发生。
5.如权利要求1所述的方法，其特征在于，该鳍片阵列中的该至少一鳍片的该暴露部分为该至少一鳍片的一端。
6.如权利要求1所述的方法，其特征在于，该至少一鳍片为该鳍片阵列的一组3个最外面鳍片中的一者。
7.如权利要求1所述的方法，其特征在于，该至少一鳍片包括一N型鳍片。
8.如权利要求1所述的方法，进一步包含：形成一第二硬掩模于该鳍片阵列上面且于该第一硬掩模下面，其中，该第二硬掩模覆盖该至少一鳍片的该暴露部分的一高度的一部分。
9.一种减少集成电路(IC)中的鳍片宽度的方法，该方法包含：
形成一第一硬掩模于一衬底的一鳍片阵列上面；
移除该第一硬掩模的一部分以暴露该鳍片阵列中的至少一鳍片的一暴露端部，其中，该至少一鳍片的该暴露端部设置在该鳍片阵列的一带区内；
氧化该至少一鳍片的该暴露端部，其中，该氧化造成该至少一鳍片的该暴露端部的一宽度的第一次减少；以及
从该鳍片阵列移除该第一硬掩模的一其余部分。
10.如权利要求9所述的方法，进一步包含：在沉积该第一硬掩模于该鳍片阵列上面前，沉积一第二硬掩模于该鳍片阵列上面，其中，在移除该第一硬掩模的一部分后，该第二硬掩模覆盖该至少一鳍片的该暴露端部的一高度的一部分。
11.如权利要求9所述的方法，在形成该第一硬掩模前，进一步包含：
形成一浅沟槽隔离(STI)于在该衬底中的该鳍片阵列的数对鳍片间；
形成一虚拟栅极堆栈于该鳍片阵列的一部分上面；
形成沿着该虚拟栅极堆栈的一第一侧壁及一第二侧壁的一组间隔体；
外延成长一外延层于该虚拟栅极堆栈上面；
形成一源极区及一漏极区于该鳍片阵列的各鳍片中；以及
移除该虚拟栅极堆栈。
12.如权利要求11所述的方法，其特征在于，形成该组间隔体包括：增加该组间隔体在该鳍片阵列的一带区内的一关键尺寸。
13.如权利要求11所述的方法，其特征在于，外延成长该外延层包括：减少该外延层在该鳍片阵列的一带区内的一宽度。
14.如权利要求11所述的方法，其特征在于，形成该虚拟栅极堆栈包括：增加该虚拟栅极堆栈在该鳍片阵列的一带区内的一关键尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格芯(美国)集成电路科技有限公司，未经格芯(美国)集成电路科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810509581.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体元件及其制作方法
- 下一篇：阵列基板中双层金属层的制造方法以及阵列基板
