[发明专利]一种抗闩锁效应单片机系统

说明书

本发明公开了一种抗闩锁效应单片机系统，涉及电子技术领域，该系统中的电源电路设计从电源的选择到电源滤波设计方法，消除电源方面引起的单片机闩锁外部触发风险；时钟电路设计从时钟频率的选择到时钟电路布局方法，消除高频时钟信号方面引起的单片机闩锁外部触发风险；复位电路设计采用“光触发”机制设计的复位电路，具备“共电源”与“隔离电源”应用兼容性，使电源检测与泄流通道及时联动，有效避免由复位信号引起的单片机闩锁触发风险；高优先级的中断与泄流通道及时联动，保障数据安全，有序关断输出端口，有效瓦解单片机闩锁效应的外部形成条件；行之有效的I/O端口应用方法，消除I/O端口方面引起的单片机闩锁外部触发风险。

技术领域

本发明涉及电子技术领域，尤其是一种抗闩锁效应单片机系统。

背景技术

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的低功耗、无比例逻辑设计以及较大的噪声容限等优点使得其成为数字电路、模拟电路以及在同一芯片上构成模拟、数字混合电路的首选技术。但CMOS结构所固有的寄生双极型晶体管在某些条件触发下会被激活，形成正反馈，产生闩锁，导致IC(integrated circuit,集成电路)电路出现故障，造成数据或逻辑状态改变、数据丢失，严重时甚至会烧毁芯片，导致电路永久失效。

目前的IC版图工艺设计已基本可以避免芯片自身闩锁发生的几率,当前业界公认为，闩锁的产生主要还是来自于外部条件的触发，即电路应用方面。公认的容易引起IC闩锁的外部触发条件主要有：外界信号或者噪声干扰特别是芯片I/O(Input/Output，输入/输出)引脚处的信号翻转、I/O引脚电压超过器件供电电压或低于地电压、I/O引脚上的电压或电流变化太快、器件电源引脚上出现浪涌或跌落等因素。现代CMOS电路，尤其是以嵌入式控制为代表的各类微处理器应用呈几何式增长，在样机调试和系统应用过程中，经常会出现软件跑飞、数据丢失、参数改变等各类错误现象，解决这类问题时，排除软件本身错误，由于实际应用电路和外部环境的多样化和复杂性，很多工程师在采取了相当多的上面所述避免引起闩锁的措施后，仍然会存在问题。

发明内容

本发明人针对上述问题及技术需求，提出了一种抗闩锁效应单片机系统，该系统从系统电源、时钟、复位、I/O端口等多方面采取措施，有效避免外部条件引起的单片机闩锁触发风险。

本发明的技术方案如下：

一种抗闩锁效应单片机系统，该系统包括单片机、时钟电路、电源电路、复位电路以及输入信号处理电路；

时钟电路包括依次串联的第一电容、晶体振荡器和第二电容，该串联电路的两端相连，第一电容和晶体振荡器的公共端连接单片机的XTAL1引脚，晶体振荡器和第二电容的公共端连接单片机的XTAL2引脚，第一电容和第二电容的公共端连接直流稳压电源地；

电源电路包括直流稳压电源和滤波电路，滤波电路包括依次串联的第三电容、滤波电感和第四电容，该串联电路的两端相连，第三电容和滤波电感的公共端作为滤波电路的输入端连接直流稳压电源，滤波电感和第四电容的公共端作为滤波电路的输出端连接单片机的VCC引脚，第三电容和第四电容的公共端连接单片机的GND引脚并接直流稳压电源地；