[发明专利]一种芯片半自动同步方法及系统

说明书

本发明公开了一种芯片半自动同步方法及系统，芯片加电后先配置主芯片MU控制器，当MU锁定后控制主芯片SYCN_OUT输出4个相位，遍历每个相位找到对应的SYNC_IN有效窗口，找出4个输出相位中最长的SYNC_IN有效窗口，将主芯片SYNC_OUT输出相位配置成最长SYNC_IN有效窗口对应的相位，同时将SYNC_OUT输出延迟配置为有效窗口的中心位置，配置主芯片Rx控制器并达到锁定状态，配置从芯片MU控制器，配置参数与主芯片MU配置值一样，配置从芯片同步控制器工作在自动从片模式，并保证同步控制器达到同步锁定状态，配置从芯片Rx控制器并达到锁定状态。本发明能够有效解决AD9739芯片在低采样率下的同步问题，保证多个AD9739芯片在800MHz～1100MHz采样率下都能够正常同步。

技术领域

本发明涉及电子技术领域，尤其涉及一种芯片半自动同步方法及系统。

背景技术

ADI(Analog Devices Inc)公司推出的高速DAC(Digital To Analog Converter)芯片AD9739具有采样率高、分辨率高等特点，该芯片内部支持多片同步功能，根据芯片手册说明，该芯片工作频率为800MHz～2500MHz，芯片自身具备多芯片同步功能，上电后通过SPI控制接口对AD9739内部寄存器进行配置，便能够达到多个AD9739芯片同步的功能。但AD9739芯片自带同步功能受芯片内部延迟线限制，在800MHz～1100MHz采样率下主芯片无法完成同步功能，进入同步状态，同时也影响到其他AD9379芯片进入同步状态。

发明内容

本发明所要解决的技术问题是：针对现有技术存在的问题，本发明提出了一种芯片半自动同步方法及系统，能够有效解决AD9739芯片在低采样率下的同步问题，保证多个AD9739芯片在800MHz～1100MHz采样率下都能够正常同步。

本发明提供的一种芯片半自动同步方法，该方法包括：分别对主芯片和从芯片进行配置，主芯片为从多个芯片中选取的一个芯片，其余芯片为从芯片；

对主芯片进行配置的方法包括：1)配置主芯片MU控制器工作在自动模式，并达到锁定状态；2)当MU控制器锁定后，控制主芯片SYNC_OUT依次输出4个相位，找出每个相位对应的最宽SYNC_IN有效窗口，记录各最宽 SYNC_IN有效窗口对应的SYNC_OUT输出延迟值范围；3)比较SYNC_OUT 分别输出4个相位得到的有效窗口宽度，找出有效窗口最宽的相位值，将主芯片SYNC_OUT输出相位配置成该相位值，同时将SYNC_OUT配置为相应有效输出延迟值范围的中间位置；4)配置主芯片Rx控制器工作在自动模式，并达到锁定状态；

对从芯片进行配置的方法包括：1)将从芯片MU控制器配置成与主芯片一样，并达到锁定状态；2)配置同步控制器工作在自动从模式，并保证同步控制器达到同步锁定状态；3)配置从芯片Rx控制器工作在自动模式，并达到锁定状态。

进一步，对主芯片和从芯片配置完成后，还对所有芯片进行监控，当一个或多个芯片失锁时，重复主芯片和从芯片的配置步骤。

进一步，该方法还包括：

使多个芯片使用同一个工作时钟，并对该工作时钟做等长设计；

主芯片输出同步时钟，并将同步时钟分配给包括主芯片在内的所有芯片；

对所有芯片的同步输入时钟做等长设计。

本发明的另一方面提供的一种芯片半自动同步系统，该系统包括FPGA和多个芯片，该多个芯片中的一个为主芯片，其余芯片为从芯片，FPGA内包含有控制器，该控制器分别对主芯片和从芯片进行配置，