[发明专利]半导体封装装置及其制造方法有效
申请号: | 201810537276.1 | 申请日: | 2018-05-30 |
公开(公告)号: | CN109560055B | 公开(公告)日: | 2022-06-03 |
发明(设计)人: | 方仁广;吕文隆 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 蕭輔寬 |
地址: | 中国台湾高雄市楠梓*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 装置 及其 制造 方法 | ||
一种半导体封装装置,其包括电子组件、导电凸块以及第一导电层。所述电子组件具有顶部表面。所述导电凸块安置在所述电子组件的所述顶部表面上。所述导电凸块包含主体和突出部分。所述第一导电层覆盖所述突出部分的一部分。所述第一导电层具有第一上表面和第二上表面。所述第一上表面与所述第二上表面不共面。
技术领域
本发明大体上涉及半导体封装装置及其制造方法,并且涉及包含导电凸块结构的半导体封装装置及其制造方法。
背景技术
导电凸块可以用作用于电连接的电触点。在用于形成导电凸块的一些比较性过程中,执行研磨过程以暴露导电凸块的一部分。然而,在研磨过程期间,污染物或残渣可能沉积于导电凸块的暴露部分上,这可以不利地影响导电凸块的电连接。此外,减少导电凸块的分层且考虑残余应力在设计导电凸块中可以是具有挑战性的。
发明内容
在一或多个实施例中,半导体封装装置包含电子组件、导电凸块和第一导电层。电子组件具有顶部表面。导电凸块安置在电子组件的顶部表面上。导电凸块包含主体和突出部分。第一导电层覆盖突出部分的一部分。第一导电层具有第一上表面和第二上表面。第一上表面与第二上表面不共面。
在一或多个实施例中,半导体封装装置包含电子组件、导电凸块和第一导电层。电子组件具有顶部表面。导电凸块安置在电子组件的顶部表面上。导电凸块包含主体和突出部分。第一导电层覆盖突出部分的一部分。第一导电层包含与导电凸块的突出部分的一部分共形的第一部分。
附图说明
当结合附图阅读时,从以下详细描述最好地理解本发明的各方面。应注意,各种特征可能未按比例绘制,且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。
图1A说明根据本发明的一些实施例的半导体封装装置的截面图。
图1B说明根据本发明的一些实施例的图1A的半导体封装装置的一部分的放大视图。
图1C说明根据本发明的一些实施例的图1A的半导体封装装置的一部分的放大视图。
图1D说明根据本发明的一些实施例的图1C中所示的放大视图的俯视图。
图2说明根据本发明的一些实施例的半导体封装装置的截面图。
图3说明根据本发明的一些实施例的半导体封装装置的截面图。
图4说明根据本发明的一些实施例的半导体封装装置的截面图。
图5说明根据本发明的一些实施例的半导体封装装置的截面图。
图6说明根据本发明的一些实施例的半导体封装装置的截面图。
图7A说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7B说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7C说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7D说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7E说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7F说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7G说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7H说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
图7I说明根据本发明的一些实施例制造半导体封装装置的方法的一或多个阶段。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810537276.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种应用于芯片散热的金属微通道热沉结构及其制造方法
- 下一篇:集成电路封装