[发明专利]一种新型TIADC自校准系统

说明书

本申请公开了一种新型TIADC自校准系统，包括采样模块、检测模块和校准模块；采样模块设置基准通道、被校准通道和与被校准通道对应的辅助采样通道；检测模块用于检测基准通道和被校准通道之间的时间失配误差值；校准模块用于当采样时间失配时，通过对被校准通道和辅助采样通道的采样值、以及检测模块的时间失配误差值进行计算，对被校准模块的采样值进行校准。采用本发明提供的方案不需要数字滤波器设计，运算简化，节省资源，校准更精确，而且模拟电路和数字电路在数据流向上实现分离，校准在数字域进行，鲁棒性更好。

技术领域

本发明涉及信号处理领域，尤其涉及一种新型TIADC自校准系统。

背景技术

高速ADC(Analog to Digital Converter，数模转换器)是性能信号处理系统的关键部件。在大带宽通信系统、仪器仪表、雷达等复杂系统中均有应用。其性能主要有采样速率和采样有效位数两个指标。

目前国际市场上针对5G商业应用有TI公司和ADI公司的ADC能够达到6Gsps和12bit的有效位，它们均采用了TIADC(Time-Interleaved Analog to Digital Converter分时交替模数转换器)技术。而国产ADC在单通道性能上能达到12bit/1Gsps的设计水平，因此，在此基础上运用TIADC技术让国产ADC能达到5G商用水平就显得尤为重要。

TIADC技术一直处于发展之中，其基本原理是分时多通道采集，其技术难点在于校准各通道之间的时间失配。国际上的文献和专利提供了诸多校准算法结构，但是并没有最好的通用结构出现，每个结构都有自己的优缺点。比如全滤波结构校准，其消耗资源大，运算延时长，不利于商用芯片设计。而基于求导滤波的泰勒展开式校准算法，也引入了求导滤波器结构，一方面消耗硬件资源和增加计算延时，另一方面对于不同频带的输入信号求导结果的误差不同，从而导致校准性能随着输入信号的变化而波动。本专利提供了一种新型的校准结构，能够克服以上算法的缺陷。

发明内容

为了运算简便且实现更好的鲁棒性，本申请提供了一种新型TIADC自校准系统。

本申请采用的技术方案是：一种新型TIADC自校准系统，包括：采样模块、检测模块和校准模块；

采样模块设置基准通道、被校准通道和与被校准通道对应的辅助采样通道；

检测模块用于检测基准通道和被校准通道之间的时间失配误差值；

校准模块用于当采样时间失配时，通过对被校准通道和辅助采样通道的采样值、以及检测模块的时间失配误差值进行计算，对被校准模块的采样值进行校准。

对于M通道TIADC(M>＝2)，为除基准通道外的M-1个被校准通道对应增加M-1个辅助采样通道。

辅助采样通道的采样值ADC2_ref与被校准通道的采样值ADC2作差，该输出信号再与调节寄存器DelaySet经除法器做除法后输出V2，V2与检测模块输出的检测值△T经乘法器做乘法后输出V3，采样值ADC2与V3经减法器做减法后得到被校准后的采样值，基准通道的采样值与被校准后的采样值作为检测模块的输入，并共同输出到后级系统。

所述调节寄存器DelaySet＝T_ref-T_real，其中，T_ref为辅助采样通道的采样时刻，T_real为实际情况下有时间失配时被校准通道的采样时刻。

时间失配误差值△T＝T_real-T_ideal，其中，T_real为实际情况下有时间失配时被校准通道的采样时刻。

校准模块的具体计算公式为：

ADC2_cal＝ADC2-△Y_cal

△Y_cal＝rate*△T

rate＝(ADC2_ref-ADC2)÷DelaySet