[发明专利]一种集成存储解码芯片和逻辑运算芯片的方法有效
| 申请号： | 201810538387.4 | 申请日： | 2018-05-30 |
| 公开（公告）号： | CN108717932B | 公开（公告）日： | 2020-07-03 |
| 发明（设计）人： | 黎壮;黎利 | 申请（专利权）人： | 深圳市福瑞达显示技术有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/603;H01L25/18 |
| 代理公司： | 广东广和律师事务所 44298 | 代理人： | 刘敏 |
| 地址： | 518000 广东省深圳市光明新*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 集成 存储 解码 芯片 逻辑运算 方法 | ||
1.一种集成存储解码芯片和逻辑运算芯片的方法，其特征在于，包括步骤如下:
A、将存储解码芯片和逻辑运算芯片封装在基板上；
B、在存储解码芯片与逻辑运算芯片相对的表面皆设置有多个第一自定义引脚；
C、通过所述第一自定义引脚将存储解码芯片与逻辑运算芯片连接起来；
D、在存储解码芯片和逻辑运算芯片的上表面、下表面皆设置有多个第二自定义引脚，所述存储解码芯片和逻辑运算芯片的上表面、下表面皆设置有第一电路，所述第一电路上设置有多个与第二自定义引脚相对应的自适应引脚，所述自适应引脚与第二自定义引脚连通；
所述存储解码芯片和逻辑运算芯片的四个侧面皆设置有第二电路，所述第二电路与存储解码芯片、逻辑运算芯片的内部电路的外伸引脚连接；
所述第一自定义引脚和第二自定义引脚都按照一定的规律进行排列；
所述第一电路通过蚀刻技术设置在存储解码芯片和逻辑运算芯片的上表面、下表面，所述第二电路通过蚀刻技术设置在存储解码芯片和逻辑运算芯片的四个侧面；
所述第一自定义引脚和第二自定义引脚皆包括凸形引脚和凹形引脚，所述凸形引脚与凹形引脚的大小、形状都相互匹配。
2.根据权利要求1所述的集成存储解码芯片和逻辑运算芯片的方法，其特征在于，所述存储解码芯片和逻辑运算芯片的表面皆覆盖有绝缘保护层。
3.根据权利要求1所述的集成存储解码芯片和逻辑运算芯片的方法，其特征在于，所述存储解码芯片与逻辑运算芯片皆封装成芯片级硅片单元，所述芯片级硅片单元集成封装在基板上。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市福瑞达显示技术有限公司，未经深圳市福瑞达显示技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810538387.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种改善浮栅缺陷的方法及半导体结构
- 下一篇：一种光敏树脂BCB的固化方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
