[发明专利]双大马士革通孔工艺的返工方法

说明书

本发明公开了一种双大马士革通孔工艺的返工方法，包括如下步骤：步骤一、双大马士革的通孔穿过第一低K介质层，在第一低K介质层上形成有第二DARC层，在第二DARC层的表面上形成有图形化的第三金属硬掩模层；在形成有第三金属硬掩模层的第二DARC层上涂布由ODL层、SHB层和PR层叠加而成的基于涂层的用于定义通孔的三层结构。步骤二、进行通孔的光刻显影。步骤三、进行显影后检测，在显影后检测超范围时进行去除三层结构的返工工艺；返工工艺中PR层、SHB层和ODL层都采用干法刻蚀工艺去除且是在同一干法刻蚀设备中依次去除。本发明能减少返工工艺的步骤，提高返工效率和质量。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种双大马士革(DualDamsecene,DD)通孔(VIA)工艺的返工方法。

背景技术

如图1所示，是现有双大马士革通孔工艺中做完通孔显影后的器件结构示意图；现有方法在通孔显影后如果发现异常，能进行返工，现有返工工艺的步骤包括：

步骤一、如图1所示，双大马士革的通孔穿过第一低K介质层4，在所述第一低介电常数(K)介质层4上形成有第二介电抗反射涂层(DARC)层5，在所述第二DARC层5的表面上形成有图形化的第三金属硬掩模层7。

定义所述通孔的掩模结构包括基于涂层的三层结构，三层结构分别为有机底层结构(Organic Under Layer，ODL)层9、硅氧基硬掩模中间层结构(Si-O-based Hard Mask，SHB)层10和光刻胶(PR)层11。

在形成有所述第三金属硬掩模层7的所述第二DARC层5上涂布所述三层结构。

所述第一低K介质层4的材料包括BD或BDⅡ。在65nm节点以下的制程中，低K介质层的材料通常采用BD和BDⅡ，BD是由C,H,O,Si等元素组成的介质材料，K值为2.5～3.3。BDⅡ是BD改了的改进版本。

所述第二DARC层5为SiON或无氮抗反射涂层(NFDARC)，和SiON组成的DARC不同，NFDARC中不含氮。

在所述第二DARC层5和所述第一低K介质层4之间形成有第二氮掺杂碳化硅(NDoped SiC，NDC)层(未显示)。

所述第三金属硬掩模层7为TiN，在所述第三金属硬掩模层7的TiN和所述第二DARC层5之间形成有Ti即Ti层6；在所述第三金属硬掩模层7的TiN的顶部表面形成有氧化层8；所述通孔形成区域的所述第三金属硬掩模层7被打开而直接将所述第二DARC层5的表面暴露。

所述ODL层9采用碳涂层(Spin-On-Carbon，SOC)，SOC是高碳含量的聚合物，所述SHB层10采用硅底部抗反射涂层(BARC)。

所述第一低K介质层4形成于第一NDC层3表面，所述第一NDC层3形成于半导体衬底表面，在所述半导体衬底上形成有底层金属层2，所述底层金属层2之间隔离有底层介质膜1。所述底层介质膜1通常采用SiCOH。

所述第一低K介质层4通过TEOS层(未显示)和所述第一NDC层3表面接触。TEOS层是采用TEOS作用Si源形成的氧化硅层，TEOS层的K值为3.9～4.2，要高于BD的K值。

步骤二、进行所述通孔的光刻显影，显影后的所述PR层11中将所述通孔的形成区域打开。

步骤三、进行显影后检测(ADI)，在所述显影后检测超范围时进行去除所述三层结构的返工工艺。

现有返工工艺的步骤包括：

首先采用光刻胶减量(Resist Reduction Coating，RRC)工艺溶解去除所述PR层11。

之后，需要进行晶圆盒(Foup)更换，更换到铜工艺对应的Foup。