[发明专利]移位寄存器单元、栅极驱动电路和显示装置

说明书

本发明实施例提供一种移位寄存器单元、栅极驱动电路和显示装置，涉及显示技术领域，用于通过减小时钟信号线上的电容来降低栅极驱动电路的功耗。该移位寄存器单元包括降低功耗子电路和输出子电路；降低功耗子电路连接时钟信号端、控制端和输出子电路，降低功耗子电路用于在控制端的控制下，将时钟信号端的信号输出至输出子电路；输出子电路通过降低功耗子电路连接时钟信号端，输出子电路还连接输出端和上拉节点，输出子电路用于在上拉节点的控制下，将降低功耗子电路的输出信号输出至输出端。

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。

背景技术

现有的栅极驱动器常采用GOA(Gate Driver on Array，阵列基板行驱动)设计将TFT(Thin Film Transistor，薄膜场效应晶体管)栅极开关电路集成在上述周边区域构成栅极驱动电路，由于该技术具有降低成本、提升模组工艺产量、利于实现窄边框等优点，现在越来越多的显示器，例如液晶显示器(Liquid Crystal Display，LCD)的开发采用该技术。

现有栅极驱动电路中，时钟信号线直接连接输出晶体管的源极连接，上拉节点与输出晶体管的栅极，输出端与输出晶体管的漏极连接，即输出晶体管的漏极直接连接显示屏的栅线。由于栅线上一般负载(loading)比较大，因此输出晶体管一般为尺寸(宽长比)较大的晶体管，其宽度(W)基本为几千微米甚至上万微米，则输出晶体管的栅源电容C_gs²也很大。以栅极驱动电路的时钟信号为4CLK、显示器的分辨率为2m*2n为例，则每根时钟信号线因输出晶体管而连接的电容为2n×C_gs²/4。此外，时钟信号为4CLK时，时钟信号的周期是4H，则时钟信号的频率是1/4H。由于时钟信号线的动态功耗可以表示为P＝f_ck×C_ck×V_ck²，即时钟信号线的动态功耗P与时钟信号的频率f_ck和时钟信号线上的电容C_ck成正比，因此现有栅极驱动电路的功耗较大。

发明内容

本发明的实施例提供一种移位寄存器单元、栅极驱动电路和显示装置，用于通过减小时钟信号线上的电容来降低栅极驱动电路的功耗。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的第一方面，提供一种移位寄存器单元，包括降低功耗子电路和输出子电路；所述降低功耗子电路连接时钟信号端、控制端和所述输出子电路，所述降低功耗子电路用于在所述控制端的控制下，将所述时钟信号端的信号输出至所述输出子电路；所述输出子电路通过所述降低功耗子电路连接所述时钟信号端，所述输出子电路还连接输出端和上拉节点，所述输出子电路用于在所述上拉节点的控制下，将所述降低功耗子电路的输出信号输出至所述输出端。

可选的，所述移位寄存器单元还包括输入子电路、下拉控制子电路、下拉子电路和复位子电路；所述输入子电路连接输入端和所述上拉节点，所述输入子电路用于在所述输入端的控制下，将所述输入端的电压输出至所述上拉节点；所述下拉控制子电路连接第一电压端、第二电压端、所述上拉节点和下拉节点，所述下拉控制子电路用于在所述第一电压端的控制下，将所述第一电压端的电压输出至所述下拉节点；或者用于在所述上拉节点的控制下，将所述第二电压端的电压输出至所述下拉节点；所述下拉子电路连接所述上拉节点、所述下拉节点、所述输出端和所述第二电压端，所述下拉子电路用于在所述下拉节点的控制下，将所述第二电压端的电压输出至所述上拉节点和所述输出端；所述复位子电路连接复位信号端、所述第二电压端和所述上拉节点，所述复位子电路用于在所述复位信号端的控制下，将所述第二电压端的电压输出至所述上拉节点。

可选的，所述复位子电路还连接所述输出端，所述复位子电路还用于在所述复位信号端的控制下，将所述第二电压端的电压输出至所述输出端。