[发明专利]一种具有EDAC容错的存储器故障注入设计及验证方法

权利要求书

1.一种具有EDAC容错的存储器故障注入设计及验证方法，其特征在于，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对数据/指令域进行写操作具体为：在测试模式下，先配置为对数据/指令进行测试的模式，使数据/指令域的写操作的控制信号有效，屏蔽校验域的写操作的控制信号，将要写的数据先写入测试写数据寄存器test_wdata中，之后发写某地址的访问操作，test_wdata寄存器中的数据将写入对应地址的数据/指令域中，而对应校验域中的校验元维持原值不变，对test_wdata寄存器进行读操作，确认写入数据的一致性，实现数据/指令域的任意注错，对校验域进行写操作具体为：

在测试模式下，先配置为校验域测试模式，使校验域的写操作的控制信号，屏蔽数据/指令域的写操作的控制信号，将要写的校验元先写入测试写校验元寄存器test_wedac中，之后发写某地址的访问操作，test_wedac寄存器中的数据将写入对应地址的校验域中，对应数据/指令域中的值维持不变，对test_wedac寄存器进行读操作，确认写入校验元的一致性，实现校验域的任意注错，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入，选择数据/指令域对具有EDAC容错的存储器进行故障注入具体为：当对数据/指令域进行注错时，需要配置为数据/指令域测试模式，当已知目前数据/指令域中对应地址的值，将要改错的数据写入test_wdata寄存器中，发起对相应地址的写操作，如果数据/指令域中对应地址的值是未知的，发起一次对相同地址的读操作，读出的数据记录在test_rdata寄存器中，之后取出test_rdata寄存器中的值，并将其改错，写入test_wdata寄存器中，发起写操作将错误注入到对应的地址中。

2.根据权利要求1所述的一种具有EDAC容错的存储器故障注入设计及验证方法，其特征在于，根据工作模式，数据/指令域和校验域的读写访问具体如下：

正常工作模式下，数据/指令域和校验域读写访问的控制信号、控制时序一致，数据/指令域和校验域一一对应；测试模式下，数据/指令域和校验域需要有独立的读写访问控制。

3.根据权利要求1或2所述的一种具有EDAC容错的存储器故障注入设计及验证方法，其特征在于，正常工作模式下，控制信号同时控制数据/指令域和校验域的读写；在测试模式下，如果是测试数据/指令域，则读写控制信号对数据/指令域的访问是有效的，对校验域的读写访问控制器将被置为无效；如果是测试校验域，则读写控制信号对校验域的访问是有效的，对数据/指令域的读写访问控制器将被置为无效。

4.根据权利要求1所述的一种具有EDAC容错的存储器故障注入设计及验证方法，其特征在于，对数据/指令域进行读操作具体为：

在测试模式下，先配置为对数据/指令进行测试的模式，使数据/指令域的读操作的控制信号有效，屏蔽校验域的读操作的控制信号，发读某地址的读访问操作，对应地址的数据/指令返回到测试读数据寄存器test_rdata中，再对该test_rdata寄存器进行读操作，实现数据/指令域的测试读访问。

5.根据权利要求1所述的一种具有EDAC容错的存储器故障注入设计及验证方法，其特征在于，对校验域进行读操作具体为：

在测试模式下，先配置为校验域测试模式，使校验域的读操作的控制信号有效，屏蔽数据/指令域的读操作的控制信号，发读某地址的读访问操作，对应地址的校验元会返回到测试读校验元寄存器test_redac中，再对该test_redac寄存器进行读操作，实现校验域的测试读访问。