[发明专利]一种具有EDAC容错的存储器故障注入设计及验证方法

说明书

本发明公开了一种具有EDAC容错的存储器故障注入设计及验证方法，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入。本发明实现了数据/指令域和校验域独立的读写访问，确保存储器进行容错设计之后的可测试性。

技术领域

本发明属于集成电路设计技术领域，具体涉及一种具有EDAC容错的存储器故障注入设计及验证方法。

背景技术

空间环境中的SEU(Single-Event-Upset)效应极易影响数字集成电路部件，特别是存储器件，导致程序执行错误，从而引起系统失效。存储器可以位于SoC(System onChip)片上，或是位于SoC外部作为其外部存储空间，但存储器控制器一般都位于SoC内。针对空间环境的实际应用，为了提高SoC主存系统的抗辐射能力，片上存储器以及片外存储器需要采用容错加固设计，由于主存系统是不可复现的，通常采用EDAC编码，使得绝大数错误可以通过纠正达到正确复现的目的。采用EDAC编码技术，就需要在原有存储器的基础上，增加冗余的校验元存储器作为校验域。在正常功能模式下，对存储器进行写操作时，无需发送校验元，写数据先经过EDAC编码器生成相应的校验元，再将写数据和校验元分别同时写入数据/指令域和校验域中；对存储器进行读操作时，读数据和对应的校验元会同时分别从数据/指令域和校验域中读出，进入EDAC译码器中进行错误检测，如果读数据无错，只将读数据返回给处理器，处理器无需关心对应的校验元的情况。于是，在正常功能模式下，校验元对处理器是透明的。

但是，存储器的容错设计需要通过验证来确保设计的可靠性。目前采用的方法主要是分析模型法、现场错误数据分析法和故障注入法等，其中，故障注入是对容错设计可靠性验证的有效方法，主要包括软件注错、物理注错和模拟注错等。为了实现对容错型存储器可任意注错和实时观测的目的，在进行容错设计时，就需要对注错结构进行专门设计，满足后续验证容错结构正确性，进行故障注入与验证的需求。

关于怎样进行故障注入以及验证的专利和文献资料很多，例如“一种用于单粒子翻转的故障模拟系统及分析方法”提出了一种大规模集成电路SRAM型FPGA中的单粒子翻转的故障模拟系统和分析方法，其采用软硬件结合的方式，通过上位机和控制板交互完成故障注入和故障检测，实现了SRAM型FPGA容错能力的验证。但是，基于容错结构怎样进行注错设计的资料并不多，有关于TMR结构进行注错设计的文献，例如“TMR故障注入与验证方法研究与实现”(计算机测量与控制)。特别是怎样实现容错型存储器的注错设计与验证，经检索相关专利和文献，尚未发现有解决该问题的方法。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种具有EDAC容错的存储器故障注入设计及验证方法，在测试模式下，数据/指令域和校验域可实现独立的读写操作，并且读写的数据/指令和校验元均是通过对相应寄存器的读写完成的，在可任意注错的同时，实现了数据/指令和校验元的可实时观测的目的，确保存储器进行容错设计之后的可测试性。

本发明采用以下技术方案：

一种具有EDAC容错的存储器故障注入设计及验证方法，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入。