[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：写入电路、下拉控制电路和输出电路，所述写入电路、所述下拉控制电路和所述输出电路三者连接于上拉节点，所述下拉控制电路和所述输出电路连接于下拉节点；

所述写入电路，与第一时钟信号输入端和写入信号输入端连接，响应于所述第一时钟信号输入端提供的第一时钟信号的控制，用于在预充阶段和复位阶段时将所述写入信号输入端提供的写入信号写入至所述上拉节点；

所述下拉控制电路，与所述第一时钟信号输入端和第一电源端连接，响应于所述第一时钟信号和所述上拉节点的电压的控制，用于在所述预充阶段和所述复位阶段时将所述第一电源端提供的第一工作电压写入至所述下拉节点，以及在驱动阶段时将所述第一时钟信号写入至所述下拉节点；

所述输出电路，与驱动信号输入端、驱动信号输出端和第二电源端连接，响应于所述上拉节点的电压和所述下拉节点的电压的控制，用于在所述驱动阶段时将所述驱动信号输入端提供的驱动信号写入至所述驱动信号输出端，以及在所述复位阶段时将所述第二电源端提供的第二工作电压写入至所述驱动信号输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述下拉控制电路包括：第一晶体管和第二晶体管；

所述第一晶体管的控制极与所述第一时钟信号输入端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接；

所述第二晶体管的控制极与所述上拉节点连接，所述第二晶体管的第一极与所述下拉节点连接，所述第二晶体管的第二极与所述第一时钟信号输入端连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述写入电路包括：第三晶体管；

所述第三晶体管的控制极与所述第一时钟信号输入端连接，所述第三晶体管的第一极与所述写入信号输入端连接，所述第三晶体管的第二极与所述上拉节点连接。

4.根据权利要求1所述的移位寄存器，其特征在于，所述驱动信号输入端为第二时钟信号输入端，所述驱动信号为所述第二时钟信号输入端提供的第二时钟信号；

所述输出电路包括：第四晶体管、第五晶体管和第一电容；

所述第四晶体管的控制极与所述上拉节点连接，所述第四晶体管的第一极与所述第二时钟信号输入端连接，所述第四晶体管的第二极与所述驱动信号输出端连接；

所述第五晶体管的控制极与所述下拉节点连接，所述第五晶体管的第一极与所述驱动信号输出端连接，所述第五晶体管的第二极与所述第二电源端连接；

所述第一电容的第一端与所述上拉节点连接，所述第一电容的第二端与所述驱动信号输出端连接。

5.根据权利要求1所述的移位寄存器，其特征在于，所述输出电路还与级联信号输入端和级联信号输出端连接；

所述输出电路包括：级联信号输出子电路和驱动信号输出子电路；

所述级联信号输出子电路，与所述上拉节点、所述下拉节点、所述级联信号输入端、所述级联信号输出端和所述第二电源端连接，响应于所述上拉节点的电压和所述下拉节点的电压的控制，用于在所述驱动阶段时将所述级联信号输入端提供的级联信号写入至所述级联信号输出端，以及在所述复位阶段时将所述第二电源端提供的第二工作电压写入至所述级联信号输出端；

所述驱动信号输出子电路，与所述级联信号输出端、下拉节点、所述驱动信号输入端、所述驱动信号输出端和所述第二电源端连接，响应于所述级联信号输出的电压和所述下拉节点的电压的控制，用于在所述驱动阶段时将所述驱动信号输入端提供的驱动信号写入至所述驱动信号输出端，以及在所述复位阶段时将所述第二电源端提供的第二工作电压写入至所述驱动信号输出端。