[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

说明书

本发明公开了一种移位寄存器及其驱动方法、栅极驱动电路和显示装置，包括：写入电路、下拉控制电路和输出电路，写入电路用于在预充阶段和复位阶段时将写入信号输入端提供的写入信号写入至上拉节点，下拉控制电路用于在预充阶段和复位阶段时将第一电源端提供的第一工作电压写入至下拉节点，以及在驱动阶段时将第一时钟信号写入至下拉节点，输出电路用于在驱动阶段时将驱动信号输入端提供的驱动信号写入至驱动信号输出端，以及在复位阶段时将第二电源端提供的第二工作电压写入至驱动信号输出端。本发明的技术方案可省去复位信号输入端以及连接该复位信号输入端的信号走线，从而能减小栅极驱动电路的尺寸，有利于显示装置的窄边框化。

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。

背景技术

栅极驱动电路一般由若干个级联的移位寄存器构成，为保障各移位寄存器能够逐级输出驱动信号，在现有技术中往往通过将移位寄存器所输出的驱动信号复用为写入信号和复位信号，以控制各级移位寄存器依次进行开始工作、以及依次进行复位。

具体地，本级移位寄存器所输出的驱动信号不仅要驱动对应行栅线，还要作为上一级移位寄存器的复位信号，以及下一级移位寄存器的写入信号。为此，需要在本级移位寄存器的驱动信号输出端与上一级移位寄存器的复位信号输入端之间设置信号走线，在本级移位寄存器的驱动信号输出端与下一级移位寄存器的写入信号输入端之间设置信号走线。

上述信号走线的设置会占用一定的空间，使得栅极驱动电路的整体尺寸较大，不利于显示装置的窄边框化。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器，包括：写入电路、下拉控制电路和输出电路，所述写入电路、所述下拉控制电路和所述输出电路三者连接于上拉节点，所述下拉控制电路和所述输出电路连接于下拉节点；

所述写入电路，与第一时钟信号输入端和写入信号输入端连接，响应于所述第一时钟信号输入端提供的第一时钟信号的控制，用于在预充阶段和复位阶段时将所述写入信号输入端提供的写入信号写入至所述上拉节点；

所述下拉控制电路，与所述第一时钟信号输入端和第一电源端连接，响应于所述第一时钟信号和所述上拉节点的电压的控制，用于在所述预充阶段和所述复位阶段时将所述第一电源端提供的第一工作电压写入至所述下拉节点，以及在驱动阶段时将所述第一时钟信号写入至所述下拉节点；

所述输出电路，与驱动信号输入端、驱动信号输出端和第二电源端连接，响应于所述上拉节点的电压和所述下拉节点的电压的控制，用于在所述驱动阶段时将所述驱动信号输入端提供的驱动信号写入至所述驱动信号输出端，以及在所述复位阶段时将所述第二电源端提供的第二工作电压写入至所述驱动信号输出端。

可选地，所述下拉控制电路包括：第一晶体管和第二晶体管；

所述第一晶体管的控制极与所述第一时钟信号输入端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述下拉节点连接；

所述第二晶体管的控制极与所述上拉节点连接，所述第二晶体管的第一极与所述下拉节点连接，所述第二晶体管的第二极与所述第一时钟信号输入端连接。

可选地，所述写入电路包括：第三晶体管；

所述第三晶体管的控制极与所述第一时钟信号输入端连接，所述第三晶体管的第一极与所述写入信号输入端连接，所述第三晶体管的第二极与所述上拉节点连接。

可选地，所述驱动信号输入端为第二时钟信号输入端，所述驱动信号为所述第二时钟信号输入端提供的第二时钟信号；

所述输出电路包括：第四晶体管、第五晶体管和第一电容；