[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，包括消隐输入电路、显示输入电路、输出电路、下拉电路、第一下拉控制电路和第二下拉控制电路；其中，

所述消隐输入电路配置为根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到上拉节点；

所述显示输入电路配置为响应于显示输入信号在一帧的显示时段将显示上拉信号输入到所述上拉节点；

所述输出电路配置为在所述上拉节点的电平的控制下，将复合输出信号输出至输出端；

所述下拉电路配置为在下拉节点的电平的控制下，对所述上拉节点和所述输出端进行降噪；

所述第一下拉控制电路配置为在所述上拉节点的电平的控制下，对所述下拉节点的电平进行控制；

所述第二下拉控制电路配置为响应于消隐下拉控制信号对所述下拉节点的电平进行控制，

其中，所述移位寄存器单元还包括消隐复位电路，其中，所述消隐复位电路配置为响应于消隐复位信号对所述上拉节点进行复位，其中，所述消隐复位电路包括第十六晶体管；

所述移位寄存器单元还包括第二防漏电电路，所述第二防漏电电路包括第三防漏电晶体管和第五防漏电晶体管和第七防漏电晶体管，

所述第三防漏电晶体管的第一极和所述消隐输入电路共同连接到防漏电节点，所述第三防漏电晶体管的第二极连接所述上拉节点，第三防漏电晶体管的栅极与第一时钟信号端连接以接收第一时钟信号，

所述第五防漏电晶体管的第二极连接所述上拉节点，所述第五防漏电晶体管的第一极和所述第十六晶体管的第一极共同连接到所述防漏电节点，

所述第七防漏电晶体管的栅极连接到所述第五防漏电晶体管的第一极，所述第七防漏电晶体管的第一极连接第二电压端，所述第七防漏电晶体管的第二极连接所述防漏电节点，

所述第十六晶体管的第二极配置为和第一电压端连接以接收第一电压，第十六晶体管的栅极和所述第五防漏电晶体管的栅极连接，且和第二时钟信号端连接以接收第二时钟信号并作为所述消隐复位信号，

其中，所述消隐输入电路包括：

充电子电路，配置为响应于第二时钟信号将所述消隐输入信号输入到上拉控制节点；

存储子电路，配置为存储所述充电子电路输入的所述消隐输入信号；

隔离子电路，配置为在所述上拉控制节点的电平和第一时钟信号的控制下，将所述消隐上拉信号输入到所述上拉节点，

所述充电子电路包括第四晶体管，所述第四晶体管的栅极配置为和第二时钟信号端连接以接收所述第二时钟信号，所述第四晶体管的第一极配置为和消隐输入信号端连接以接收所述消隐输入信号，所述第四晶体管的第二极配置为和所述上拉控制节点连接；

所述存储子电路包括第一电容，所述第一电容的第一极配置为和所述上拉控制节点连接，所述第一电容的第二极配置为和第一电压端连接以接收第一电压；

所述隔离子电路包括第五晶体管和第六晶体管，所述第五晶体管的栅极配置为和所述上拉控制节点连接，所述第五晶体管的第一极配置为和第三时钟信号端连接以接收第三时钟信号作为所述消隐上拉信号，所述第五晶体管的第二极配置为和所述第六晶体管的第一极连接，所述第六晶体管的栅极配置为和第一时钟信号端连接以接收所述第一时钟信号，所述第六晶体管的第二极配置为和所述防漏电节点连接。

2.根据权利要求1所述的移位寄存器单元，还包括第三下拉控制电路，其中，所述第三下拉控制电路配置为响应于显示下拉控制信号对所述下拉节点的电平进行控制。

3.根据权利要求1或2所述的移位寄存器单元，其中，所述第二下拉控制电路包括第一晶体管，所述消隐下拉控制信号包括第一时钟信号；

所述第一晶体管的栅极配置为和第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的第一极配置为和所述下拉节点连接，所述第一晶体管的第二极配置为接收第一电压端的第一电压。

4.根据权利要求3所述的移位寄存器单元，其中，所述第二下拉控制电路还包括第二晶体管，所述消隐下拉控制信号还包括第一控制信号；

所述第二晶体管的栅极配置为和第一控制信号端连接以接收所述第一控制信号，所述第二晶体管的第一极配置为和所述第一晶体管的第二极连接，所述第二晶体管的第二极配置为和所述第一电压端连接以接收所述第一电压。