[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

说明书

一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，该移位寄存器单元包括消隐输入电路、显示输入电路、输出电路、下拉电路、第一和第二下拉控制电路。消隐输入电路根据消隐输入信号将消隐上拉信号输入到上拉节点；显示输入电路响应于显示输入信号将显示上拉信号输入到上拉节点；输出电路在上拉节点的控制下，将复合输出信号输出至输出端；下拉电路在下拉节点的控制下，对上拉节点和输出端降噪；第一下拉控制电路在上拉节点的控制下，对下拉节点的电平进行控制；第二下拉控制电路响应于消隐下拉控制信号对下拉节点的电平进行控制。该移位寄存器单元的电路结构简单，可防止晶体管阈值电压漂移后影响输出信号，增强了电路的信赖性。

技术领域

本公开的实施例涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。

背景技术

在显示技术领域，例如液晶显示面板或有机发光二极管(Organic LightEmitting Diode,OLED)显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现。栅极驱动电路通常集成在栅极驱动芯片(GateIC)中。在IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地减小芯片面积是技术开发人员需要着重考虑的问题。

发明内容

本公开至少一个实施例提供一种移位寄存器单元，包括消隐输入电路、显示输入电路、输出电路、下拉电路、第一下拉控制电路和第二下拉控制电路；其中，所述消隐输入电路配置为根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到上拉节点；所述显示输入电路配置为响应于显示输入信号在一帧的显示时段将显示上拉信号输入到所述上拉节点；所述输出电路配置为在所述上拉节点的电平的控制下，将复合输出信号输出至输出端；所述下拉电路配置为在下拉节点的电平的控制下，对所述上拉节点和所述输出端进行降噪；所述第一下拉控制电路配置为在所述上拉节点的电平的控制下，对所述下拉节点的电平进行控制；所述第二下拉控制电路配置为响应于消隐下拉控制信号对所述下拉节点的电平进行控制。

例如，在本公开一实施例提供的移位寄存器单元包括第三下拉控制电路，其中，所述第三下拉控制电路配置为响应于显示下拉控制信号对所述下拉节点的电平进行控制。

例如，在本公开一实施例提供的移位寄存器单元中，所述第二下拉控制电路包括第一晶体管，所述消隐下拉控制信号包括第一时钟信号；所述第一晶体管的栅极配置为和第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的第一极配置为和所述下拉节点连接，所述第一晶体管的第二极配置为接收第一电压端的第一电压。

例如，在本公开一实施例提供的移位寄存器单元中，所述第二下拉控制电路还包括第二晶体管，所述消隐下拉控制信号还包括第一控制信号；所述第二晶体管的栅极配置为和第一控制信号端连接以接收所述第一控制信号，所述第二晶体管的第一极配置为和所述第一晶体管的第二极连接，所述第二晶体管的第二极配置为和所述第一电压端连接以接收所述第一电压。

例如，在本公开一实施例提供的移位寄存器单元中，所述第三下拉控制电路包括第三晶体管；所述第三晶体管的栅极配置为和显示下拉控制信号端连接以接收所述显示下拉控制信号，所述第三晶体管的第一极配置为和所述下拉节点连接，所述第三晶体管的第二极配置为和第一电压端连接以接收第一电压。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐输入电路包括：充电子电路，配置为响应于第二时钟信号将所述消隐输入信号输入到上拉控制节点；存储子电路，配置为存储所述充电子电路输入的所述消隐输入信号；隔离子电路，配置为在所述上拉控制节点的电平和第一时钟信号的控制下，将所述消隐上拉信号输入到所述上拉节点。