[发明专利]一种结势垒肖特基二极管及制造方法

说明书

一种结势垒肖特基二极管及制造方法，属于半导体技术领域。结势垒肖特基芯片包括衬底（5）以及外延层（6），在外延层（6）的表面设置有有源区内结（3）和耐压环（1），在外延层（6）的表面形成阳极金属层（4），在衬底（5）的底面形成阴极金属层（7），其特征在于：芯片切割位置（10）在所述的耐压环（1）的中部，自芯片切割位置（10）切割形成切割面（8），在切割面（8）及上下边缘区有钝化层（14）覆盖。在本结势垒肖特基二极管及制造方法中，提供一种在耐压环中部进行切割，取消了现有技术中耐压环弯曲弧度部位，提高了芯片的耐压性能，同时只采用一道光刻实现芯片的制造，使工艺复杂程度以及生产成本大大降低。

技术领域

一种结势垒肖特基二极管及制造方法，属于半导体技术领域。

背景技术

近年来由于肖特基势垒二极管（Schottky Barrier Diode，简称SBD）的低导通压降和极短的反向恢复时间对电路系统效率提高引起了人们高度重视并应用广泛。SBD有三个特点较为突出：（1）因为肖特基势垒高度小于PN结势垒高度，SBD的开启电压和导通压降均比PIN二极管小，可以降低电路中的功率损耗到较低水平；（2）SBD的结电容较低，它的工作频率高达100GHz；（3）SBD是不存在少数载流子的注入，因此开关速度更快，自身反向恢复时间只是肖特基势垒电容的充放电时间。

传统的肖特基二极管同样存在如下缺陷：（1）由于反向阻断能力接近200V时，肖特基整流器的正向压降VF将接近PIN整流器的正向压降，因此传统的肖特基势垒二极管的反向阻断电压一般低于200V，使之在应用中的效率更低。（2）传统的肖特基二极管其反向漏流较大且对温度敏感，传统的肖特基二极管结温在125℃到175℃之间。

基于上述缺陷，结势垒肖特基二极管（Junction Barrier Schottky，简称JBS）作为一种增强型肖特基二极管成为研究的热点，结势垒肖特基二极管结构的典型特点是在传统的肖特基二极管的外延层上集成多个PN结呈现梳状。结势垒肖特基二极管在零偏和正偏时肖特基接触部分导通，PN结部分不导通；结势垒肖特基二极管在反偏时PN结耗尽区展宽以致夹断电流通道，有效抑制肖特基势垒降低效应及有效控制反向漏流。所以结势垒肖特基二极管的突出优点是拥有肖特基势垒二极管的通态和快速开关特性，还有PIN二极管的关态和低泄漏电流特性。

现有技术中，结势垒肖特基二极管的结构如图9所示，包括衬底5，在衬底5的上方为外延层6，在外延层6的表面间隔设置有若干有源区内结3，在有源区内结3的外侧为耐压环1。在外延层6上表面边缘还设置有绝缘层15，阳极金属层4覆盖在外延层6表面并位于绝缘层15的内侧。现有技术的结势垒肖特基二极管在产品以及工艺上存在有如下缺陷：（1）在耐压环1的底部形成有弧形面，而弯曲弧度越大电势线越密，电场强度越大，这影响了芯片的耐压性能。（2）现有工艺中至少需要三次光刻工艺：第一次是在外延层6的表面对氧化层进行光刻，然后经离子注入等工艺形成多个有源区内结3和耐压环1；第二次光刻工艺是对绝缘层15光刻使之形成接触孔，以便进一步形成肖特基界面2；第三次光刻是对阳极金属层4进行光刻，使之位于绝缘层15的内侧，因此现有技术中生产工艺较为复杂，且需要较宽的一个或多个耐压环来提高芯片耐压性能。

发明内容

本发明要解决的技术问题是：克服现有技术的不足，提供一种在耐压环中部进行切割，取消了现有技术中耐压环弯曲弧度部位，提高了芯片的耐压性能，同时只采用一道光刻实现芯片的制造，使工艺复杂程度以及生产成本大大降低的结势垒肖特基二极管及制造方法。

本发明解决其技术问题所采用的技术方案是：该结势垒肖特基二极管，包括结势垒肖特基芯片以及自芯片上通过引线分别引出的阴极和阳极，结势垒肖特基芯片包括衬底以及衬底上方的外延层，在外延层的表面设置有若干有源区内结和位于有源区内结外圈的耐压环，有源区内结和耐压环的半导体类型与外延层相反，在外延层的表面形成有与引线连接的阳极金属层，在衬底的底面形成与引线连接的阴极金属层，其特征在于：芯片切割位置在所述的耐压环的中部，自芯片切割位置切割形成切割面，在切割面及上下边缘区有钝化层覆盖。