[发明专利]包括可变电阻存储器件的半导体器件

权利要求书

1.一种半导体器件，包括：

衬底，包括存储单元区域和逻辑区域；

在所述存储单元区域上的可变电阻存储器件；

在所述逻辑区域上的逻辑器件；

第一水平位线，其在所述存储单元区域上沿所述衬底的表面延伸并电连接到所述可变电阻存储器件；

第二水平位线，其在所述逻辑区域上沿所述衬底的所述表面延伸并电连接到所述逻辑器件；以及

垂直位线，其电连接到所述第一水平位线和所述第二水平位线并且垂直于所述衬底的所述表面延伸，所述第一水平位线和所述第二水平位线通过所述垂直位线彼此电连接。

2.如权利要求1所述的半导体器件，其中

所述可变电阻存储器件包括磁隧道结器件。

3.如权利要求1所述的半导体器件，其中

所述可变电阻存储器件包括与所述垂直位线的表面共面的表面。

4.如权利要求1所述的半导体器件，其中

所述第一水平位线比所述第二水平位线更远离所述衬底。

5.如权利要求1所述的半导体器件，其中

所述垂直位线在所述存储单元区域上，并设置在其中设置所述可变电阻存储器件的第一绝缘层中，其中所述第一绝缘层具有与其中设置所述第二水平位线的第二绝缘层不同的介电常数。

6.如权利要求1所述的半导体器件，其中

所述垂直位线在所述逻辑区域上，并设置在其中设置所述可变电阻存储器件的第一绝缘层中，其中所述第一绝缘层具有与其中设置所述第二水平位线的第二绝缘层不同的介电常数。

7.如权利要求1所述的半导体器件，还包括：

存储单元外围区域，其被限定在所述衬底上并且设置在所述存储单元区域与所述逻辑区域之间，其中所述垂直位线在所述存储单元外围区域上并设置在其中设置所述可变电阻存储器件的第一绝缘层中，其中所述第一绝缘层具有与其中设置所述第二水平位线的第二绝缘层不同的介电常数。

8.如权利要求1所述的半导体器件，还包括：

围绕所述可变电阻存储器件的第一绝缘层和围绕所述第二水平位线的第二绝缘层，其中所述第一绝缘层的介电常数大于所述第二绝缘层的介电常数。

9.如权利要求8所述的半导体器件，其中

所述第一绝缘层在所述第二绝缘层上。

10.如权利要求8所述的半导体器件，其中

所述第一绝缘层的下表面与所述可变电阻存储器件的下表面共面。

11.如权利要求8所述的半导体器件，还包括：

在所述第一绝缘层上的第三绝缘层，所述第三绝缘层围绕所述第一水平位线。

12.如权利要求11所述的半导体器件，其中

所述第一绝缘层的介电常数大于所述第三绝缘层的介电常数。

13.一种半导体器件，包括：

衬底，其中存储单元区域和逻辑区域被限定；

在所述衬底上的第一绝缘层；

第二绝缘层，其被设置在所述第一绝缘层与所述衬底之间并具有与所述第一绝缘层的介电常数不同的介电常数；

在所述第一绝缘层中的可变电阻存储器件；

第一水平位线，其被连接到所述可变电阻存储器件并且在平行于所述衬底的表面的方向上延伸；

第二水平位线，其在所述第二绝缘层的至少一部分中并且在平行于所述衬底的所述表面的方向上延伸；以及

垂直位线，其在所述第一绝缘层的至少一部分中并在垂直于所述衬底的所述表面的方向上延伸，并且电连接到所述第一水平位线和所述第二水平位线。

14.如权利要求13所述的半导体器件，其中

所述第一绝缘层的介电常数大于所述第二绝缘层的介电常数。