[发明专利]包括可变电阻存储器件的半导体器件

说明书

一种半导体器件，包括：衬底，包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在衬底的表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并垂直于衬底的表面延伸。

技术领域

本发明构思涉及包括可变电阻存储器件的半导体器件，更具体地，涉及包括可变电阻存储器件和逻辑器件的半导体器件。

背景技术

根据电子工业的快速发展和用户的需求，电子设备已经变得越来越小和越来越轻。因此，已经提出了其中存储器件和逻辑器件集成在单个芯片上的嵌入式半导体器件。已经进行了研究以同时改善这样的嵌入式半导体器件中的存储器件的操作性能和逻辑器件的操作性能。

发明内容

本发明构思的一些实施方式提供具有改善的可靠性和操作性能的半导体器件。

然而，本发明构思不限于此并且可以被不同地扩展而不背离本发明的精神和范围。

根据本发明构思的一些方面，一种半导体器件包括：衬底，其包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的上表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在该上表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并且在垂直于上表面的第一方向上延伸。

根据本发明构思的另外的方面，一种半导体器件包括：衬底，其中存储单元区域和逻辑区域被限定；在衬底上的第一绝缘层；第二绝缘层，其被设置在第一绝缘层与衬底之间并具有与第一绝缘层的介电常数不同的介电常数；在第一绝缘层中的可变电阻存储器件；第一水平位线，其被连接到可变电阻存储器件并在平行于衬底的上表面的方向上延伸；第二水平位线，其在平行于上表面的方向上穿透第二绝缘层的至少一部分；以及垂直位线，其在垂直于上表面的方向上穿透第一绝缘层的至少一部分并被连接到第一水平位线和第二水平位线。

根据本发明构思的另外的方面，一种半导体器件包括：衬底，其中存储单元区域和逻辑区域被限定；在衬底上的第一绝缘层；第二绝缘层，其被设置在第一绝缘层与衬底之间并具有与第一绝缘层的介电常数不同的介电常数；在单元区域上的第一绝缘层中的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的上表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在该上表面上在水平方向上延伸并且在第二绝缘层中；以及垂直位线，其在垂直于该上表面的第一方向上延伸并连接到第一水平位线和第二水平位线，其中可变电阻存储器件顺序地通过第一水平位线、垂直位线和第二水平位线电连接到逻辑器件。

根据本发明构思的另外的方面，一种半导体器件包括位线，该位线电连接分别在衬底的逻辑区域和存储单元区域中的逻辑器件和可变电阻存储器件。位线的一部分沿逻辑区域中的衬底的表面延伸，并且被设置在具有比其中设置可变电阻存储器件的第一绝缘层的介电常数更低的介电常数的第二绝缘层中。

附图说明

从以下结合附图的详细描述，本发明构思的示例实施方式将被更清楚地理解，在附图中：

图1A是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器阵列的电路图；

图1B是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器件的透视图；

图2A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；

图2B是沿图2A的线2A-2A'截取的截面图；

图3A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；