[发明专利]具有电熔丝的集成电路及其形成方法在审
申请号: | 201810558516.6 | 申请日: | 2012-11-02 |
公开(公告)号: | CN108538809A | 公开(公告)日: | 2018-09-14 |
发明(设计)人: | 陈建宏;薛福隆;许国原 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/525 | 分类号: | H01L23/525;H01L21/768 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电熔丝 衬底 栅极电介质结构 半导体层 金属层 晶体管 功函 集成电路 导电层形成 源极/漏极 硅化物层 侧壁 | ||
1.一种形成集成电路的方法,所述方法包括:
在衬底的上方形成至少一个晶体管,其中,形成所述至少一个晶体管包括:
在衬底的上方形成栅极电介质结构;
在所述栅极电介质结构的上方形成功函金属层;
在所述功函金属层的上方形成导电层;以及
形成与所述栅极电介质结构的每个侧壁相邻设置的源极/漏极(S/D)区域,在所述栅极电介质结构和所述功函金属层之间形成扩散势垒;以及
在所述衬底的上方形成至少一个电熔丝,其中,形成所述至少一个电熔丝包括:
在所述衬底的上方形成第一半导体层;以及
在所述第一半导体层上形成第一硅化物层,其中,在形成所述第一硅化物层之后形成所述扩散势垒。
2.根据权利要求1所述的形成集成电路的方法,其中,每个所述源极/漏极区域均包括至少一个应激物,所述应激物为凸起源极/漏极区域以提供应变沟道。
3.根据权利要求1所述的形成集成电路的方法,其中,在所述功函金属层的周围形成所述扩散势垒。
4.根据权利要求1所述的形成集成电路的方法,其中,形成所述扩散势垒、形成所述功函金属层以及形成所述导电层包括:
在形成所述第一硅化物层之前,在所述栅极电介质结构的上方形成第二半导体层;
在所述第二半导体层上形成第二硅化物层;
形成覆盖所述第一硅化物层并露出所述第二硅化物层的盖体层;
去除所述第二硅化物层和所述第二半导体层以形成去除的第二硅化物层和第二半导体层所留下的第一开口;以及
在所述第一开口中顺序地形成所述扩散势垒、所述功函金属层和所述导电层。
5.根据权利要求1所述的形成集成电路的方法,其中,形成所述至少一个电熔丝包括:在所述衬底中的浅沟槽隔离(STI)结构上方形成所述电熔丝。
6.根据权利要求5所述的形成集成电路的方法,其中,形成栅极电介质结构包括在所述浅沟槽隔离结构上方形成所述栅极电介质结构。
7.根据权利要求5所述的形成集成电路的方法,其中,形成所述源极/漏极区域包括形成与所述浅沟槽隔离结构接触的所述源极/漏极区域。
8.根据权利要求1所述的形成集成电路的方法,其中,在形成所述扩散阻挡层期间保护所述电熔丝。
9.一种形成集成电路的方法,所述方法包括:
在衬底上方的晶体管区域中形成第一半导体层以及在所述衬底上方的熔丝区域中形成第二半导体层;
在所述第一半导体层上形成第一硅化物层以及在所述第二半导体层上形成第二硅化物层;
在所述第一半导体层和所述第二半导体层的周围形成介电层,露出所述第一硅化物层和所述第二硅化物层;
形成覆盖所述第二硅化物层并露出所述第一硅化物层的盖体层;
去除所述第一硅化物层和所述第一半导体层,以形成由去除的第一硅化物层和去除的第一半导体层所留下的第一开口;以及
在所述第一开口中顺序形成功函金属层和导电层,
在所述衬底和所述功函金属层之间形成扩散势垒,其中,在所述第一硅化物层之后形成所述扩散势垒。
10.根据权利要求9所述的形成集成电路的方法,还包括
在所述衬底的上方形成栅极电介质结构;
形成与栅极电介质结构的每个侧壁相邻设置的源极/漏极(S/D)区域,其中,每个所述源极/漏极均包括至少一个应激物,所述应激物为凸起源极/漏极区域以提供应变沟道。
11.根据权利要求9所述的形成集成电路的方法,其中,在所述功函金属层的周围形成所述扩散势垒。
12.根据权利要求9所述的形成集成电路的方法,还包括在所述衬底上方形成电熔丝。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810558516.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:集成电感及其制造方法
- 下一篇:集成电路装置