[发明专利]具有电熔丝的集成电路及其形成方法

说明书

一种形成具有电熔丝的集成电路的方法包括在衬底的上方形成至少一个晶体管。形成至少一个晶体管包括在衬底的上方形成栅极电介质结构。功函金属层形成在栅极电介质结构的上方。导电层形成在功函金属层的上方。源极/漏极(S/D)区域被形成为与栅极电介质结构的每个侧壁相邻。至少一个电熔丝形成在衬底的上方。形成至少一个电熔丝包括在衬底的上方形成第一半导体层。第一硅化物层形成在第一半导体层上。

本申请是分案申请，其母案申请的申请号为201210434513.4、申请日为2012年11月02日、发明名称为“具有电熔丝的集成电路及其形成方法”。

技术领域

本公开总体上涉及半导体器件，更具体地，涉及具有电熔丝的集成电路及其形成方法。

背景技术

已经在半导体工业中提供并使用各种一次性可编程(OTP)器件。例如，OTP器件可以为掩模只读存储器(掩模ROM)、电可编程ROM(EPROM)等。电熔丝OTP器件使用连接至编程晶体管的熔丝元件。通过在具有多种潜在应用的集成电路内选择性地吹制熔丝，可以经济地制造普通的集成电路设计并适用于各种消费者应用。

电熔丝结合到集成电路的设计中，并且例如通过流过足够量的电流来引起熔化或凝聚来选择性地吹制电熔丝，从而制作出更加有抵抗力的路径或开路。选择性地吹制熔丝的工艺被称为“编程”。

发明内容

为解决上述问题，本发明提供了一种形成集成电路的方法，该方法包括：在衬底的上方形成至少一个晶体管，其中，形成至少一个晶体管包括：在衬底的上方形成栅极电介质结构；在栅极电介质结构的上方形成功函金属层；在功函金属层的上方形成导电层；以及形成与栅极电介质结构的每个侧壁相邻设置的源极/漏极(S/D)区域；以及在衬底的上方形成至少一个电熔丝，其中，形成至少一个电熔丝包括：在衬底的上方形成第一半导体层；以及在第一半导体层上形成第一硅化物层。

其中，形成至少一个晶体管进一步包括：在栅极电介质结构和功函金属层之间形成扩散势垒，其中，在形成第一硅化物层之前形成扩散势垒，以及在形成第一硅化物层之后形成功函金属层。

其中，形成功函金属层和形成导电层包括：在形成硅化物层之前，在扩散势垒的上方形成第二半导体层；在第二半导体层上形成第二硅化物层；形成覆盖第一硅化物层并露出第二硅化物层的盖体层；去除第二硅化物层和第二半导体层，以形成由去除的第二硅化物层和第二半导体层所留下的第一开口；以及在第一开口中顺序地形成功函金属层和导电层。

其中，在衬底的上方形成第一半导体层以及在扩散势垒的上方形成第二半导体层包括：在衬底的上方形成扩散势垒材料；去除扩散势垒材料的一部分，以在剩余的扩散势垒材料中形成第二开口；在剩余的扩散势垒材料上形成半导体材料；以及去除半导体材料和剩余的扩散势垒材料的部分，使得第一半导体层形成在衬底的上方，以及第二半导体层形成在扩散势垒的上方。

其中，形成至少一个晶体管进一步包括：在栅极电介质结构和功函金属层之间形成扩散势垒，其中，在形成第一硅化物层之后形成扩散势垒。

其中，在功函金属层的周围形成扩散势垒。

其中，形成扩散势垒、形成功函金属层以及形成导电层包括：在形成硅化物层之前，在栅极电介质结构的上方形成第二半导体层；在第二半导体层上形成第二硅化物层；形成覆盖第一硅化物层并露出第二硅化物层的盖体层；去除第二硅化物层和第二半导体层以形成去除的第二硅化物层和第二半导体层所留下的第一开口；以及在第一开口中顺序地形成扩散势垒、功函金属层和导电层。

其中，形成至少一个晶体管进一步包括：在栅极电介质结构和功函金属层之间形成扩散势垒，其中，在形成第一硅化物层之前形成扩散势垒和功函金属层。

该方法进一步包括：在导电层上形成第二半导体材料。