[发明专利]半导体器件及制造方法

说明书

本申请实施例提供的半导体器件及其制造方法。所述半导体器件包括：衬底；设置于衬底上的半导体层；半导体层上设置有源极、栅极和漏极，其中源极和漏极与半导体层欧姆接触；栅极与漏极之间，及栅极与源极之间设置有介质层，所述介质层位于所述半导体层之上；栅极与半导体层及栅极与介质层之间设置有隔离层。通过在栅极与漏极之间，及栅极与源极之间设置介质层，并在栅极与半导体层，及栅极与介质层之间设置隔离层。通过上述设置的隔离层将在制造半导体器件过程中残留在所述介质层表面的污染物或空隙与所述栅极隔离开，大大增强了栅极能承受的电压和器件承受的击穿电压，提高半导体器件的整体可靠性。

技术领域

本申请涉及半导体及半导体制造技术领域，具体而言，涉及一种半导体器件及制造方法。

背景技术

高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)中的平面沟道场效应晶体管，如氮化镓高电子迁移率晶体管(GaN HEMT)和砷化镓高电子迁移率晶体管(GaAs HEMT)等器件，其包括源极(Source，S)、栅极(Gate，G)和漏极(Drain，D)，电场会聚集在栅极靠近漏极的边沿，形成一个电场尖峰。当栅极和漏极之间施加的电压逐步增加，并导致这个电场尖峰峰值处的电场高于半导体材料的临界电场时，器件就会被击穿而失效。同时，由于器件承受的击穿电压(承压)是栅极和漏极之间电场的积分，与均匀分布的电场相比较，器件位于栅极边沿的电场尖峰峰值越尖锐，器件承受的击穿电压就越小。

在器件的实际设计制作工艺中，栅极和表面介质层均位于半导体层上，在制作栅极的工艺过程中，需要先在表面介质层中刻蚀凹槽，之后在凹槽中再沉积栅极，且栅极和表面介质层是直接接触的。在刻蚀凹槽的过程中，不可避免地会在凹槽内壁形成杂质颗粒等污染物，凹槽内壁也会比较粗糙，当在凹槽中沉积栅极后，栅极和表面介质层之间，就会存在杂质颗粒等污染物，也会存在空隙(介质层中的空隙在移动到栅极时会降低栅极性能)等缺陷，这些污染物和缺陷会使栅极的性能降低，尤其在高温长时间工作的情况下，严重时可致使栅极脱落，栅极烧毁，栅极漏电大，大大降低了栅极承受的电压和器件承受的击穿电压，严重制约了器件的可靠性。

发明内容

有鉴于此，本申请的目的在于提供一种半导体器件及制造方法，以解决上述问题。

第一方面，本申请实施例提供一种半导体器件，所述半导体器件包括：

衬底；

设置于所述衬底上的半导体层；

设置在所述半导体层上的源极、栅极和漏极，其中所述源极和漏极与所述半导体层欧姆接触；

设置在所述栅极与所述漏极之间，及所述栅极与所述源极之间的介质层，所述介质层位于所述半导体层之上；

设置在所述栅极与半导体层及所述栅极与介质层之间的隔离层。

可选地，在本实施例中，所述介质层包括一用于容置所述栅极的凹槽，所述隔离层至少将所述凹槽的内壁覆盖，所述栅极部分覆盖或全部覆盖在所述隔离层上。

可选地，在本实施例中，所述栅极为绝缘栅时，所述隔离层中含有金属。

可选地，在本实施例中，所述栅极的金属为Ni、Ni与其他金属的组合中的一种。

可选地，在本实施例中，所述栅极为绝缘栅时，所述隔离层由介质组成，所述介质包括Al₂O₃、AlON、SiN、SiON、SiO₂、HfAlO、TiO₂、NiO、HfO₂、AlN、SiAlN、BN及石墨烯中的一种或多种。

可选地，在本实施例中，在所述栅极为绝缘栅时，所述隔离层中含有金属。

可选地，在本实施例中，所述栅极为肖特基栅时，所述隔离层由半导体或金属组成。