[发明专利]一种带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，包括：

一启动电路，用于完成所述基准电路的启动和基准电路工作后关闭启动电路；一核心基准电路，采用电流模式的曲率补偿，同时补偿了电路的一级温度系数和高级温度系数；一运放电路，采用简单的两级结构，最小化系统失调电压。

2.如权利要求1所述的一种带隙基准电路，其特征在于：所述启动电路由第七电阻R7、第五PMOS管PM5和第十PMOS管PM10构成；PM10管的源极和PM5管的源极都接电源电压VDD；PM10管的漏极与电阻R7的一端和PM5管的栅极相连接；R7的另一端接VSS。

3.如权利要求1所述的一种带隙基准电路，其特征在于：所述核心基准电路由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和一运放构成；PM1管的源极、PM2管的源极、PM3管的源极和PM4管的源极都连接电源电压VDD；PM1管的栅极与PM2管的栅极、PM3管的栅极、PM4管的栅极、PM10管的栅极、PM6管的漏极、运放的反相输入端、电阻R5的一端、PM5管的漏极、电阻R3的一端、Q1管的发射极相连接，其节点标记为X；PM1管的漏极连接PM6管的源极；PM2管的漏极连接PM7管的源极；PM3管的漏极连接PM8管的源极；PM4管的漏极连接PM9管的源极；PM6管的栅极与运放的输出端、PM7管的栅极、PM8管的栅极和PM9管的栅极相连接；PM7管的漏极与电阻R4的一端、电阻R1的一端、电阻R2的一端和运放的同相输入端相连接，其节点标记为Y；PM8管的漏极与电阻R4的另一端、电阻R5的另一端、Q3管的发射极相连接；PM9管的漏极与电阻R6相连，其节点作为基准电压VREF的输出端；电阻R1的另一端连接Q2管的发射极；电阻R3的另一端、Q1管的集电极、Q1管的基极、Q2管的集电极、Q2管的基极、电阻R2的另一端、Q3管的集电极、Q3管的基极和电阻R6的另一端都接VSS。

4.如权利要求1所述的一种带隙基准电路，其特征在于：所述运放电路由第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第一电容C1构成；PM11管的源极和PM12管的源极都接VDD；PM11管的栅极和PM12管的栅极相连，连接到偏置电压VP；PM11管的漏极与PM13管的源极和PM14管的源极相连接；PM13管的栅极作为运放的反相输入端；PM14管的栅极作为运放的同相输入端；PM13管的漏极与NM1管的漏极、NM1管的栅极和NM2管的栅极相连接；PM14管的漏极与NM2管的漏极、电容C1的一端和NM3管的栅极相连接；PM12管的漏极与电容C1的另一端和NM3管的漏极相连接，其节点作为运放的输出端；NM1管的源极、NM2管的源极和NM3管的源极都接VSS。