[发明专利]快速访问寄存器和表项的验证方法、装置和验证设备

说明书

本发明提供了一种快速访问寄存器和表项的验证方法、装置和验证设备，涉及集成电路验证技术领域，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该方法包括：为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；对第一测试系统和第二测试系统分别构造测试用例；在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。本发明实施例可以加快访问寄存器和表项的速度，提高仿真速度节省时间。

技术领域

本发明涉及集成电路验证领域，尤其是涉及一种快速访问寄存器和表项的验证方法、装置和验证设备。

背景技术

随着科技需求和工艺技术的不断发展，对数字电路的设计规模、复杂度以及集成度的要求也不断增加。数字电路的设计过程中，验证是其中的重要环节，它能检查所设计的电路是否符合要求。功能验证是针对代码的验证，目标是分析所设计硬件电路的逻辑关系的正确性，判断该数字电路是否完成了预期的功能。通过功能验证可以对设计需求中包含的模块的逻辑、寄存器的功能和配置是否正确进行验证。

集成电路系统的逻辑复杂度与规模日益增加，使得集成电路中集成的寄存器和表项的数量和种类也不断增加，该表项包括路由表、只读存储器(ROM)、随机存取存储器(RAM)等。在大规模集成电路系统中通常都集成有上万规模的寄存器和表项，这些寄存器和表项种类繁且杂，在验证的时候需要对这些寄存器的通用属性(像复位和读写属性)和功能属性(像控制、计数、状态属性)进行分别验证，对表项进行不同的配置。由于寄存器数量多种类多，表项数量多且复杂，传统的寄存器或表项的验证方法是通过外部接口(如I2C、jtag、PCIe等接口)对寄存器或表项进行访问，这些外部接口处理速度慢，导致寄存器或表项验证迭代回归速度慢的问题，验证效率较低，使功能验证的难度越大验证周期越长，极大地增加了研发的周期和人力代价。

发明内容

有鉴于此，本发明的目的在于提供一种快速访问寄存器和表项的验证方法、装置和验证设备，可以提高访问速度，节省时间和人力成本。

第一方面，本发明实施例提供了一种快速访问寄存器和表项的验证方法，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该方法包括：为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；对第一测试系统和第二测试系统分别构造测试用例；在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，为第一模块和第二模块分别构建第一测试系统和第二测试系统的步骤，包括：创建第一测试系统包括的第一驱动模块、第一采样模块及第一对比模块；第一采样模块与集成电路的外部接口连接；创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块；第二采样模块与集成电路的内部接口连接。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，在创建第二测试系统包括的第二驱动模块、第二采样模块及第二对比模块的步骤之后，还包括：对集成电路的RTL代码顶层DUT进行修改，将与外部接口协议相关的信号接口由内部接口协议相关的信号接口替代，并对实例化部分进行相应替代。

结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，对第一测试系统和第二测试系统分别构造测试用例的步骤，包括：对第一测试系统，针对外部接口协议构造测试用例；对第二测试系统，通过直接访问内部接口的协议地址和读写的数据信号的方式构造测试用例。