[发明专利]基于AXI总线的多DDR控制器管理系统有效
| 申请号： | 201810563450.X | 申请日： | 2018-06-04 |
| 公开（公告）号： | CN108776647B | 公开（公告）日： | 2021-04-13 |
| 发明（设计）人： | 韩文俊;孙健;凌元;吴庆楠 | 申请（专利权）人： | 中国电子科技集团公司第十四研究所 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42;G11C7/10 |
| 代理公司： | 南京知识律师事务所 32207 | 代理人： | 高娇阳 |
| 地址： | 210039 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 axi 总线 ddr 控制器 管理 系统 | ||
【权利要求书】：
1.一种基于AXI总线的多DDR控制器管理系统，其特征在于：
包括N个DDR控制器、N个交换开关、M个端口适配器；其中，N为整数，N＞0；M为整数，M＞0；M＞N；
所述交换开关的数量与DDR控制器的数量相同；
所述每个交换开关一端与一个DDR控制器电连接，另一端通过全通网络与M个端口适配器电连接，所述端口适配器另一端用于与用户端电连接；
所述端口适配器用于将用户端的读写操作信号按照带宽平均分配的原则通过全通网络和交换开关转换为一个DDR控制器的读写操作信号；
所述交换开关用于通过全通网络和端口适配器对L个用户端的读写地址和数据进行交换和仲裁，输出仲裁后的读写地址和数据信号给DDR控制器，所述DDR控制器根据读写控制信号对所控制的DDR芯片进行读写访问操作，其中，L＞0。
2.根据权利要求1所述的基于AXI总线的多DDR控制器管理系统，其特征在于：所述M个端口适配器中的每个端口适配器都包含一个用户端输入接口和N个输出端接口，所述每个端口适配器包括读地址读长度生成模块、读地址分配模块、读数据裁剪模块、读数据拼合模块、写地址写长度生成模块、写地址分配模块、写数据扩充模块和写数据分配模块，所述每个模块的输入输出接口均采用标准的AXI4协议，其中M＞0。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十四研究所，未经中国电子科技集团公司第十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810563450.X/1.html，转载请声明来源钻瓜专利网。
