[发明专利]一种双CPU多中断双口RAM共享内存方法

说明书

本发明公开一种双CPU多中断双口RAM共享内存方法，包括：(1)装置内部包括第一CPU、第二CPU和双口RAM；(2)根据功能需求将双口RAM分为2个以上区域；(3)第一CPU设置至少两个中断，第二CPU设置至少两个中断；(4)通过第一CPU和第二CPU的中断配合以及写允许开关，保证同一时刻仅有一个CPU对双口RAM某一个区域进行访问，以及实现第一CPU与第二CPU之间数据的快速可靠传输。进一步地，并将双口RAM共享内存数据区分为实时性数据和非实时性数据，实时性数据在高优先级中断下实现的快速可靠传输，非实时性数据在低优先中断下实现数据的可靠传输。

技术领域

本发明属于电力系统自动化领域，具体涉及一种双CPU多中断双口RAM共享内存方法。

背景技术

随着在继电保护装置中双CPU系统中双口RAM应用的普及，以往在双CPU系统信息交互中对数据实时性因素以及多中断方式下数据的无冲突访问考虑较少。目前的通用方法是插入等待或信令交互，无法保证数据传输的实时性，也无法保证多中断方式下双CPU对双口RAM内存访问的独立性。现有防止双口RAM共享冲突的方法无法实现多中断方式下实时数据交换的功能，不适用与实时性要求高的嵌入式保护控制装置中。

发明内容

本发明的目的在于：针对上述现有技术，提供一种双CPU多中断双口RAM共享内存方法，实现多中断方式下双CPU对双口RAM内存访问的独立性，进一步的保证数据传输的实时性，在保护装置中提高双CPU之间信息交互的可靠性，解决目前保护对可靠性要求高的要求。

为了达成上述目的，本发明采用以下技术方案：一种双CPU多中断双口RAM共享内存方法，所述方法包括：

(1)装置内部包括第一CPU、第二CPU和双口RAM；

(2)根据功能需求将双口RAM分为2个以上区域；

(3)第一CPU设置至少两个中断，第二CPU设置至少两个中断；

(4)通过第一CPU和第二CPU的中断配合以及写允许开关，保证同一时刻仅有一个CPU对双口RAM某一个区域进行访问，以及实现第一CPU与第二CPU之间数据的快速可靠传输。

进一步地，将实时性数据和非实时性数据分别存放在双口RAM共享内存中的不同区域，实时性数据在高优先级中断下实现快速可靠传输，非实时性数据在低优先级中断下实现数据的可靠传输。

进一步地，将双口RAM分为3个区域，其中区域1存放实时性数据，区域2存放非实时数据，区域3存放数据写入结束标志。

进一步地，所述写允许开关用于控制第二CPU对双口RAM的写允许操作。

进一步地，第一CPU设置两个中断，分别为中断1、中断2；第二CPU设置两个中断，分别为中断3、中断4；第一CPU中断1优先级高于中断2；第二CPU中断3优先级高于中断4；通过第一CPU中断1和第二CPU中断3实现双口RAM区域1实时性数据和区域3写入结束标志数据的交互；通过第一CPU中断2和第二CPU中断4实现双口RAM区域2非实时数据的交互。

该方法包括正常运行和非实时数据整定两种状态，非实时数据整定比如装置定值整定、参数整定等。

进一步地，正常运行情况下，第一CPU中断1将实时数据写入双口RAM区域1，当第一CPU中断1运行结束后，触发第二CPU中断3，第二CPU中断3对区域1实时数据进行读取。

进一步地，第一CPU在中断1开始时对双口RAM区域1及区域3进行数据读写操作，当双口RAM区域3数据写入结束标志被置位时，禁止第二CPU对双口RAM进行写操作，上述步骤完成后向第二CPU发出中断触发信号；第二CPU收到中断触发信号后，进入第二CPU中断3，对双口RAM区域1及区域3中的数据进行读写操作。