[发明专利]快闪存储器及其制造方法

权利要求书

1.一种快闪存储器的制造方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底表面上依次形成浮栅氧化层、浮栅层以及硬掩膜层；

刻蚀所述硬掩膜层以及部分厚度的所述浮栅层，以形成开口；

在所述开口的侧壁上形成第一侧墙；

对所述开口中的浮栅层进行势垒杂质掺杂，且掺杂的势垒杂质延伸至所述第一侧墙的部分底部下方的浮栅层中，以将所述浮栅层分成势垒掺杂的浮栅层和非势垒掺杂的浮栅层；

以所述第一侧墙为掩膜，刻蚀所述开口中的势垒掺杂的浮栅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，所述第一侧墙的底部下方保留有部分所述势垒掺杂的浮栅层；

对所述开口底部暴露的半导体衬底进行掺杂，以形成源区；

在所述开口中形成第二侧墙，所述第二侧墙完全覆盖所述浮栅氧化层和势垒掺杂的浮栅层的侧壁；

形成填充于所述开口中的源线多晶硅；

去除所述硬掩膜层，并以所述第一侧墙为掩膜，刻蚀所述非势垒掺杂的浮栅层以及所述浮栅氧化层，直至暴露出所述半导体衬底的表面，以形成浮栅，所述浮栅中形成有自建势垒，所述自建势垒和所述第二侧墙共同实现所述浮栅和所述源线多晶硅之间的隔离。

2.如权利要求1所述的快闪存储器的制造方法，其特征在于，在形成所述浮栅层之后且在所述硬掩膜层之前，还包括：

依次刻蚀所述浮栅层、浮栅氧化层和半导体衬底，形成浅沟槽，以在所述半导体衬底中定义出有源区；

形成填充于所述浅沟槽中的浅沟槽隔离结构。

3.如权利要求1所述的快闪存储器的制造方法，其特征在于，采用倾斜离子注入、垂直离子注入或扩散的方式对所述开口中的浮栅层进行掺杂。

4.如权利要求3所述的快闪存储器的制造方法，其特征在于，所述非势垒掺杂的浮栅层中掺杂有N型杂质离子，对所述开口中的浮栅层进行势垒杂质掺杂的势垒杂质包括P型杂质离子。

5.如权利要求4所述的快闪存储器的制造方法，其特征在于，所述P型杂质离子的剂量大于所述N型杂质离子的剂量。

6.如权利要求4所述的快闪存储器的制造方法，其特征在于，所述P型杂质离子包括硼、氟化硼、铟和镓中的至少一种。

7.如权利要求6所述的快闪存储器的制造方法，其特征在于，对所述开口中的浮栅层进行势垒杂质掺杂后还进行退火处理，所述退火的温度为800℃~1200℃，退火时间为5s~150s。

8.如权利要求1所述的快闪存储器的制造方法，其特征在于，所述第二侧墙的材料为包括采用高于500ºC的工艺温度沉积形成的高温氧化物。

9.一种快闪存储器，其特征在于，包括：

半导体衬底；

位于所述半导体衬底上方的开口；

分居所述开口两侧并依次层叠在所述半导体衬底表面上的浮栅氧化层、浮栅和第一侧墙，且所述浮栅为相邻接的非势垒掺杂的浮栅层和势垒掺杂的浮栅层，且所述势垒掺杂的浮栅层的侧壁被所述开口暴露出来，所述浮栅中形成有自建势垒；

位于所述开口的底部下方的半导体衬底中的源区；

位于所述开口中的第二侧墙，所述第二侧墙完全覆盖所述浮栅氧化层和势垒掺杂的浮栅层的侧壁；

填充于所述开口中的源线多晶硅，所述自建势垒和所述第二侧墙共同实现所述浮栅和所述源线多晶硅之间的隔离。

10.如权利要求9所述的快闪存储器，其特征在于，所述非势垒掺杂的浮栅层中掺杂有N型杂质离子，所述势垒掺杂的浮栅层中掺杂的势垒杂质包括P型杂质离子。

11.如权利要求10所述的快闪存储器，其特征在于，所述P型杂质离子的剂量大于所述N型杂质离子的剂量。

12.如权利要求10所述的快闪存储器，所述P型杂质离子包括硼、氟化硼、铟和镓中的至少一种。

13.如权利要求10所述的快闪存储器，所述第二侧墙的材料包括采用高于500ºC的工艺温度沉积形成的高温氧化物。