[发明专利]快闪存储器及其制造方法

说明书

本发明提供一种快闪存储器及其制造方法，所述制造方法，在刻蚀开口中的浮栅层之前，先对所述开口中的浮栅层进行势垒杂质掺杂，且所述掺杂的势垒杂质延伸至所述第一侧墙的部分底部下方的浮栅层中，以将浮栅层划分为势垒掺杂的浮栅层和非势垒掺杂的浮栅层，进而在后续可以形成包括非势垒掺杂的浮栅层和势垒掺杂的浮栅层的浮栅，在所述浮栅中非势垒掺杂的浮栅层和势垒掺杂的浮栅层可以形成自建势垒，即使形成的第二侧墙在浮栅侧壁上的覆盖厚度较薄，所述自建势垒也能用于提高浮栅和后续填充在所述开口中的源线多晶硅之间的隔离性能，因此可以提高快闪存储器的数据保持能力。

技术领域

本发明涉及半导体制造领域，尤其涉及一种快闪存储器及其制造方法。

背景技术

目前，快闪存储器(Flash memory)，又称为闪存，已经成为非挥发性存储器的主流，其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(Floating Gate，FG)，并利用浮栅来存储电荷，实现存储内容的非挥发性，而存储单元与存储单元之间需要浅沟槽隔离(STI，Shallow Trench Isolation)结构进行电隔离。请参考图1，现有技术中一种典型的快闪存储器的制造方法包括以下步骤：

首先，提供具有有源区(ACT)的半导体衬底100，在所述半导体衬底100上依次覆盖浮栅氧化层(GOX)101、浮栅层(FG ploy)102和氮化硅等硬掩膜层103，在浮栅层102的表面上沉积硬掩膜层103之前还可以形成浅沟槽隔离结构(STI)，用于各个存储单元之间的电隔离，所述浅沟槽隔离结构的顶面高于浮栅层102的顶面；

然后，采用浮栅光罩(FG mask，浮栅掩膜版)光刻、刻蚀所述硬掩膜层103以及部分厚度的所述浮栅层102，以形成开口104，并通过侧墙材料沉积和刻蚀工艺在所述开口104的侧壁上形成第一侧墙105；

接着，以所述第一侧墙105为掩膜，继续刻蚀所述开口104底部的浮栅层102以及下方的浮栅氧化层101，直至暴露出下方的半导体衬底100(即半导体衬底100的有源区)的表面，并进一步对所述开口104底部暴露出的半导体衬底100进行源漏离子注入，以形成公共的源区或漏区(未图示)；

之后，可以在整个器件表面再次沉积侧墙材料，并对再次沉积的侧墙材料进行刻蚀，以在所述开口104底部形成覆盖在浮栅层102和浮栅氧化层101的侧壁上的第二侧墙106。

在上述快闪存储器的制造工艺流程中，当刻蚀浮栅层102和浮栅氧化层101时，通常会存在一定的过刻蚀，由此会产生有源区凹陷(ACT recess或ACT Pits)107a，该有源区凹陷107a会导致沉积用于制作第二侧墙106的侧墙材料的台阶覆盖性差，使得形成的第二侧墙106在浮栅层103的侧壁上的覆盖厚度较薄，如图107b所示，由此会造成浮栅FG和填充在所述开口104中的多晶硅(例如源线多晶硅)之间的隔离性能下降，进而削弱快闪存储器的数据保留(data retention)性能，甚至造成闪存的数据保持失效问题(data retentionfailure issue)。

因此，提供一种改进的快闪存储器结构的制造方法是本领域技术人员需要解决的课题。

发明内容

本发明的目的在于提供一种快闪存储器的制造方法，能够提高快闪存储器的数据保持能力。

为解决上述问题，本发明提出一种快闪存储器的制造方法，包括：

提供半导体衬底，在所述半导体衬底表面上依次形成浮栅氧化层、浮栅层以及硬掩膜层；

刻蚀所述硬掩膜层以及部分厚度的所述浮栅层，以形成开口；

在所述开口的侧壁上形成第一侧墙；

对所述开口中的浮栅层进行势垒杂质掺杂，且掺杂的势垒杂质延伸至所述第一侧墙的部分底部下方的浮栅层中，以形成势垒掺杂的浮栅层；