[发明专利]一种半导体结构及其形成方法、以及SRAM

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

形成基底，所述基底包括衬底以及位于所述衬底上多个分立的鳍部，所述多个分立的鳍部长度相等，且所述鳍部具有相对的第一端和第二端，所述衬底包括用于形成第一上拉晶体管的第一PMOS区、以及与所述第一PMOS区相邻且用于形成第二上拉晶体管的第二PMOS区，位于所述第一PMOS区衬底上的鳍部为第一鳍部，位于所述第二PMOS区衬底上的鳍部为第二鳍部，位于所述第一PMOS区和第二PMOS区交界处衬底上的鳍部为第三鳍部；

形成横跨所述第一鳍部的第一栅极结构以及横跨所述第二鳍部的第二栅极结构，所述第一栅极结构覆盖所述第一鳍部的部分顶部表面和部分侧壁表面，所述第二栅极结构覆盖所述第二鳍部的部分顶部表面和部分侧壁表面；

在所述第一栅极结构两侧的第一鳍部内形成第一掺杂外延层，在所述第二栅极结构两侧的第二鳍部内形成第二掺杂外延层；

形成所述第一掺杂外延层和第二掺杂外延层后，去除所述第三鳍部；

在形成基底后，形成第一栅极结构和第二栅极结构之前，所述形成方法还包括：去除位于所述第一端一侧的部分长度的第三鳍部，以及去除位于所述第二端一侧的部分长度的第三鳍部，以使所述第三鳍部沿所述鳍部的延伸方向，位于所述第一栅极结构和第二栅极结构之间。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述基底后，形成所述第一栅极结构和第二栅极结构之前，还包括：对所述第一鳍部进行第一鳍切处理，刻蚀去除位于所述第一端一侧的第一长度的第一鳍部；对所述第二鳍部进行第二鳍切处理，刻蚀去除位于所述第二端一侧的第二长度的第二鳍部。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一鳍切处理的步骤中，刻蚀去除位于所述第一端一侧的第一长度的第三鳍部；

在所述第二鳍切处理的步骤中，刻蚀去除位于所述第二端一侧的第二长度的第三鳍部。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述基底后，形成所述第一栅极结构和第二栅极结构之前，还包括：对所述第三鳍部进行第三鳍切处理，刻蚀去除位于所述第一端一侧的第三长度的第三鳍部以及位于所述第二端一侧的第四长度的第三鳍部。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第三长度等于所述第一长度，且所述第四长度等于所述第二长度；或者，

所述第三长度大于所述第一长度，且所述第四长度大于所述第二长度。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第三长度与所述第一长度的比值为1至10，所述第四长度与所述第二长度的比值为1至10。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掺杂外延层和第二掺杂外延层的步骤包括：在所述第一鳍部和第二鳍部的顶部与侧壁上形成掩膜层，所述掩膜层还覆盖所述第三鳍部的顶部和侧壁；

刻蚀位于所述第一栅极结构两侧第一鳍部顶部以及所述第二栅极结构两侧第二鳍部顶部的掩膜层，暴露出所述第一栅极结构两侧的第一鳍部顶部以及所述第二栅极结构两侧的第二鳍部顶部，且还刻蚀部分厚度的第一鳍部和第二鳍部，在刻蚀后的第一鳍部内形成第一凹槽，在刻蚀后的第二鳍部内形成第二凹槽；

在所述第一凹槽内形成第一掺杂外延层，在所述第二凹槽内形成第二掺杂外延层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为氮化硅、氧化硅、氮化硼或氮氧化硅。

9.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述第一鳍部和第二鳍部的顶部与侧壁上形成掩膜层的步骤中，所述掩膜层的厚度为2纳米-3纳米。