[发明专利]一种半导体结构及其形成方法、以及SRAM

说明书

一种半导体结构及其形成方法、以及SRAM，所述方法包括：形成基底，基底包括衬底以及位于衬底上多个鳍部，衬底包括用于形成第一上拉晶体管的第一PMOS区以及用于形成第二上拉晶体管的第二PMOS区，位于第一PMOS区衬底上的鳍部为第一鳍部，位于第二PMOS区衬底上的鳍部为第二鳍部，位于第一PMOS区和第二PMOS区交界处衬底上的鳍部为第三鳍部；形成横跨第一鳍部的第一栅极结构以及横跨第二鳍部的第二栅极结构；在第一栅极结构两侧的第一鳍部内形成第一掺杂外延层，在第二栅极结构两侧的第二鳍部内形成第二掺杂外延层。本发明通过在第一鳍部与第二鳍部之间形成第三鳍部，避免了第一掺杂外延层和第二掺杂外延层发生桥接的问题。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法、以及SRAM。

背景技术

静态随机存储器(Static Random Access Memory，SRAM)作为挥发性存储器中的一种，具有高速度、低功耗以及与标准工艺相兼容等优点，广泛应用于PC、智能卡、数码相机、多媒体播放器等领域。

现有技术的6T结构的SRAM单元通常包括存储单元和两个读写单元。其中存储单元包括两个上拉晶体管和两个下拉晶体管，两个上拉晶体管与字线相连，两个下拉晶体管与地线相连，存储单元有两个存储节点和两个打开节点，用于存储1或0信号；两个读写单元为两个传输晶体管，每个传输晶体管一端与存储单元的一个存储节点和一个打开节点相连，另一端与位线相连，用于对存储单元进行读写操作。

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，现有技术形成的SRAM的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法、以及SRAM，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底以及位于所述衬底上多个分立的鳍部，所述衬底包括用于形成第一上拉晶体管的第一PMOS区、以及与所述第一PMOS区相邻且用于形成第二上拉晶体管的第二PMOS区，位于所述第一PMOS区衬底上的鳍部为第一鳍部，位于所述第二PMOS区衬底上的鳍部为第二鳍部，位于所述第一PMOS区与第二PMOS区交界处衬底上的鳍部为第三鳍部；形成横跨所述第一鳍部的第一栅极结构以及横跨所述第二鳍部的第二栅极结构，所述第一栅极结构覆盖所述第一鳍部的部分顶部表面和部分侧壁表面，所述第二栅极结构覆盖所述第二鳍部的部分顶部表面和部分侧壁表面；在所述第一栅极结构两侧的第一鳍部内形成第一掺杂外延层，在所述第二栅极结构两侧的第二鳍部内形成第二掺杂外延层。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底以及位于所述衬底上多个分立的鳍部，所述衬底包括形成有第一上拉晶体管的第一PMOS区、以及与所述第一PMOS区相邻且形成有第二上拉晶体管的第二PMOS区，位于所述第一PMOS区衬底上的鳍部为第一鳍部，位于所述第二PMOS区衬底上的鳍部为第二鳍部，位于所述第一PMOS区与所述第二PMOS区交界处衬底上的鳍部为第三鳍部；第一栅极结构横跨所述第一鳍部，第二栅极结构横跨所述第二鳍部，所述第一栅极结构覆盖所述第一鳍部的部分顶部表面和部分侧壁表面，所述第二栅极结构覆盖所述第二鳍部的部分顶部表面和部分侧壁表面；第一掺杂外延层，位于所述第一栅极结构两侧的第一鳍部内，第二掺杂外延层，位于所述第二栅极结构两侧的第二鳍部内。

相应的，本发明还提供一种SRAM，所述SRAM包括多个采用本发明所述半导体结构的形成方法形成的半导体结构。