[发明专利]半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，该方法包括提供一衬底，在衬底上形成分栅快闪存储器件单元和逻辑器件单元，在所述分栅快闪存储器件单元的侧墙外侧面形成有第一间隔氧化层，采用同一光罩和同一离子在同一道离子注入工艺中同时对所述分栅快闪存储器件单元第一间隔氧化层与位线之间的衬底和所述逻辑器件单元的侧墙与隔离结构之间的衬底进行离子注入，在所述分栅快闪存储器件单元的第一间隔氧化层与位线之间的衬底中形成有重掺杂的N型漏极区，在所述逻辑器件单元的侧墙与隔离结构之间的衬底中形成有重掺杂的N型源/漏极区。本发明能够克服横向穿通效应，以及降低制造成本和提高生产效率。

技术领域

本发明涉及集成电路设计领域，特别涉及一种半导体器件及其制造方法。

背景技术

半导体器件，例如单片机(MCU)包括分栅快闪存储器件单元和逻辑器件单元，逻辑器件单独例如为控制单元等。请参考图1，在制造单片机时，在同一衬底10中分别形成分栅快闪存储器件单元20和逻辑器件单元30后，需采用两道光罩和两种离子分别进行离子注入工艺分别形成N型漏极区(N-type graded drain，NGRD)和N型重掺杂(NPLUS，N+)的N型源/漏极区。其中一道离子注入工艺为采用NGRD光罩和砷(As)离子在分栅快闪存储器件单元20中形成重掺杂的N型漏极区28，另一道离子注入工艺为采用NPLUS光罩和磷(P)离子在逻辑器件单元30中形成N型重掺杂的N型源/漏极区35。由于NGRD中砷离子比NPLUS中磷离子的质量要重，所以在分栅快闪存储器件单元的横向扩散程度相对较弱，从而使分栅快闪存储器件单元的位线到字线沟道的穿通效应得到控制，从而解决了分栅快闪存储器件单元中编程串扰失效的问题。上述半导体器件的制造工艺，其缺点在于，形成半导体器件中的分栅快闪存储器件单元中的N型漏极区和逻辑器件单元中的N型重掺杂的N型源/漏极区采用了两道离子注入工艺并且采用两种不同的离子，增加了制造成本、降低了生产效率。

发明内容

本发明所要解决的技术问题是，提供了一种半导体器件及其制造方法，以克服横向穿通效应，以及降低制造成本和提高生产效率。

为了解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：

提供一衬底；

在所述衬底上分别形成分栅快闪存储器件单元和逻辑器件单元；

在所述分栅快闪存储器件单元表面形成有氧化层；

保留覆盖所述分栅快闪存储器件单元中位于其侧墙外侧面的氧化层，去除其它区域的氧化层，以使所述分栅快闪存储器件单元的侧墙外侧面形成有第一间隔氧化层，所述第一间隔氧化层与所述分栅快闪存储器件单元的位线之间留有缝隙；

采用同一光罩和同一离子在同一道离子注入工艺中同时对所述分栅快闪存储器件单元第一间隔氧化层与位线之间的衬底和所述逻辑器件单元的侧墙与隔离结构之间的衬底进行离子注入，在所述分栅快闪存储器件单元的第一间隔氧化层与位线之间的衬底中形成有重掺杂的N型漏极区，在所述逻辑器件单元的侧墙与隔离结构之间的衬底中形成有重掺杂的N型源/漏极区。

进一步的，本发明提供的半导体器件的制造方法，还包括在所述逻辑器件单元的表面形成有氧化层；保留覆盖所述逻辑器件单元中位于其侧墙外侧面的氧化层，去除其它区域的氧化层，以使所述逻辑器件单元的侧墙外侧面形成有第二间隔氧化层，所述第二间隔氧化层与所述逻辑器件单元的隔离结构之间留有缝隙；在同一道离子注入工艺中对所述逻辑器件单元的第二间隔氧化层与隔离结构之间的衬底进行离子注入，在所述逻辑器件单元的第二间隔氧化层与隔离结构之间的衬底中形成有重掺杂的N型源/漏极区。

进一步的，本发明提供的半导体器件的制造方法，覆盖所述氧化层的厚度为200埃。

进一步的，本发明提供的半导体器件的制造方法，所述去除其它区域的氧化层的步骤为湿法蚀刻工艺。

进一步的，本发明提供的半导体器件的制造方法，所述离子为磷。