[发明专利]实现30微米或更低间距EMIB的新方法在审
申请号: | 201810630483.1 | 申请日: | 2018-06-19 |
公开(公告)号: | CN109285826A | 公开(公告)日: | 2019-01-29 |
发明(设计)人: | 冯红霞;D·D·徐;S·C·李;M·L·廷吉;M·焦;C·K·C·谭 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 导电过孔 电布线 封装组件 接触点 第二表面 第一表面 表面层 衬底 布线特征 衬底主体 连续柱 穿过 配置 | ||
1.一种封装衬底,包括:
包括位于其中的电布线特征和由电介质材料构成的表面层的衬底主体,以及位于所述表面层上的包括第一间距的多个第一接触点和位于所述表面层上的包括小于所述第一间距的第二间距的多个第二接触点,所述多个第一接触点和所述多个第二接触点耦合至所述电布线特征中的相应电布线特征,其中,所述多个第一接触点和所述多个第二接触点是通往所述电特征中的所述相应电特征的连续柱。
2.根据权利要求1所述的封装衬底,其中,与所述多个第二接触点中的相应第二接触点耦合的电布线特征包括位于所述表面层下面的导电过孔。
3.根据权利要求2所述的封装衬底,其中,所述第一多个第一接触点中的相应第一接触点所通往的电布线特征是耦合至下层导电过孔的主体表面布线特征。
4.根据权利要求2所述的封装衬底,其中,所述连续柱是电镀铜。
5.根据权利要求2所述的封装衬底,还包括设置在所述衬底主体中、在所述表面层下面的至少一个桥衬底,其中,所述桥衬底包括桥表面布线特征,并且所述导电过孔耦合至所述桥表面布线特征。
6.根据权利要求5所述的封装衬底,其中,所述桥表面布线特征被配置为对输入/输出电信号进行布线。
7.根据权利要求5所述的封装衬底,其中,所述多个第二接触点包括60微米或更小的间距。
8.根据权利要求5所述的封装衬底,其中,所述多个第二接触点包括30微米的间距。
9.一种封装组件,包括:
包括位于其中的电布线特征和由电介质材料构成的表面层的封装衬底,以及位于所述表面层上的包括第一间距的多个第一接触点和位于所述表面层上的包括小于所述第一间距的第二间距的多个第二接触点;以及
嵌入到所述封装衬底中的至少一个桥衬底,其中,所述桥衬底包括桥表面布线特征,并且所述多个第二接触点均包括导电过孔的一端,所述导电过孔在相对端耦合至所述桥表面布线特征中的相应桥表面布线特征。
10.根据权利要求9所述的封装衬底,其中,所述导电过孔是电镀铜。
11.根据权利要求9所述的封装衬底,其中,所述桥表面布线特征被配置为对输入/输出电信号进行布线。
12.根据权利要求9所述的封装衬底,其中,所述多个第二接触点包括60微米或更小的间距。
13.根据权利要求9所述的封装衬底,其中,所述多个第二接触点包括30微米的间距。
14.根据权利要求11所述的封装衬底,还包括设置在所述封装衬底的所述表面层上的第一管芯和第二管芯,其中,所述第一管芯和所述第二管芯中的每者耦合至所述多个第二接触点中的相应第二接触点。
15.一种形成封装组件的方法,包括:
在封装组件中形成第一导电过孔,所述封装组件包括封装衬底和嵌入到所述封装衬底中的至少一个桥衬底,其中,所述第一导电过孔包括通往所述封装衬底中的电布线特征的衬底导电过孔和通往所述至少一个桥衬底的桥表面布线特征的桥导电过孔;
在所述封装衬底上以及所述第一导电过孔上形成第一表面层;
在所述第一表面层上形成第二表面层;
形成穿过所述第一表面层和所述第二表面层的开口,以至少暴露所述桥导电过孔;以及
形成穿过所述第一表面层和所述第二表面层中的每者的第二导电过孔,其中,所述第二导电过孔中的第二导电过孔的第一端至少直接接触所述桥导电过孔。
16.根据权利要求15所述的方法,还包括在形成所述第二导电过孔之后,去除所述第二表面层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810630483.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:芯片堆叠结构及管芯堆叠结构的制造方法
- 下一篇:一种晶圆结构及其测试方法