[发明专利]实现30微米或更低间距EMIB的新方法

说明书

本公开的实施例公开了用于实现30微米或更低间距EMIB的封装组件的技术和配置。一种封装衬底包括：包括位于其中的电布线特征和表面层的衬底主体以及位于所述表面层上的分别包括第一间距和第二间距的多个第一和第二接触点，其中，所述多个第一接触点和所述多个第二接触点是通往所述电布线特征中的相应电布线特征的连续柱。一种封装组件包括封装衬底。一种方法包括：在封装组件中形成第一导电过孔，其中，所述第一导电过孔包括通往封装衬底中的电布线特征的衬底导电过孔和通往桥衬底的桥表面布线特征的桥导电过孔；在封装衬底上形成第一表面层和第二表面层；以及穿过所述第一表面层和第二表面层中的每者形成通往所述桥导电过孔的第二导电过孔。

技术领域

集成电路，并且更具体而言是封装组件。

背景技术

集成电路(IC)产品架构往往并入了多种异种功能，例如，中央处理单元(CPU)逻辑、图形功能、高速缓冲存储器以及其它系统功能，以创建集成片上系统(SOC)设计，这样可以降低产品设计复杂性以及每个产品的部件的数量。以前，产品可能要求最终客户针对不同的功能使用单独的封装来设计系统板，这可能增大系统板面积、功率损耗，并且因此增大集成解决方案的成本。

附图说明

通过下面的具体实施方式并结合附图将容易地理解实施例。为了便于说明，类似的附图标记表示类似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。

图1示意性地示出了包括嵌入式桥互连组件的集成电路(IC)封装组件的实施例的截面侧视图。

图2示出了包括封装衬底的封装组件的部分的截面图，所述封装衬底在其中包括嵌入式桥。

图3A示出了在封装衬底上沉积第一和第二表面层并且穿过第一和第二表面层形成开口以暴露导电焊盘和桥接导电过孔之后的图2的结构。

图3B示出了根据另一实施例的图2的结构，其中，第二表面层相对于第一表面层具有略负的蚀刻角响应，因而穿过第二表面层的开口的尺寸小于穿过第一表面层的开口的尺寸。

图3C示出了根据另一实施例的图2的结构，其中，第二表面层相对于第一表面层具有略正的蚀刻角响应，因而穿过第二表面层的开口的尺寸大于穿过第一表面层的开口的尺寸。

图4示出了在图3A(或图3B或图3C)的结构上沉积了导电材料之后的结构。

图5示出了在使图4的结构的表面平面化并且去除了第二表面层之后的结构。

图6示出了在封装组件上形成接触点的方法的流程图的一个实施例。

图7示出了计算装置的实施例。

具体实施方式

本公开的实施例描述了用于封装组件的技术和配置，所述封装组件包括但不限于包括至少一个嵌入桥的封装衬底。

在下面的具体实施方式中，参考形成了具体实施方式的一部分的附图，在附图中，始终以类似的附图标记表示类似的部分，并且在附图中以例示的方式示出了可以实践本公开的主题的实施例。应当理解，可以利用其它实施例并且可以做出结构或逻辑上的改变而不脱离本公开的范围。因此，不应从限制的意义上考虑下述具体实施方式，并且实施例的范围由所附权利要求及其等同物来限定。

出于本公开的目的，短语“A和/或B”是指(A)、(B)或者(A和B)。出于本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。

说明书可以使用诸如顶部/底部、内/外、之上/之下等基于透视的描述。这样的描述只是用来方便讨论，而并非旨在将文中描述的实施例的应用限制于任何特定的取向。