[发明专利]存储装置及其测试读写方法

说明书

本发明提供一种存储装置及其测试读写方法。预充电压控制电路根据预充参考电压产生第一预充电压以及第二预充电压。感测放大电路耦接于位线与互补位线之间，用以感测耦接于位线的存储单元的数据，并且耦接预充电压控制电路，以使位线与互补位线分别接收第一预充电压与第二预充电压，其中，在预充操作中，第一预充电压与第二预充电压的电压电平相同，在预充操作之后的测试写入感测期间与测试读取感测期间，预充电压控制电路提供给位线与互补位线的第一预充电压以及第二预充电压的电压电平不同。

技术领域

本发明涉及一种半导体存储器技术，尤其涉及一种可在并联测试模式(paralleltest mode)中一次读写被选定的字线上的所有感测电路的存储装置及其测试读写方法。

背景技术

一般的半导体存储元件例如动态随机存取存储器(DRAM)中建构有感测放大器，其连接到存储单元阵列的位线上，并且能够将从所选择的存储单元存取数据并将数据放大。

在现有的技术中，当要对存储器装置进行测试时，例如在并联测试模式下，会一次选定多个用以正常读写的放大器，但却无法一次选定多于数据线(Data line)数目的存储单元来进行测试，因此如何能够在一次周期(cycle)内选取字线上的多个感测放大器来进行并联测试模式，成为目前希望解决的课题之一。

发明内容

本揭露涉及一种存储装置及其测试读写方法，这些存储装置及其方法能够在一次周期(cycle)内选取字线上的多个感测放大器来进行并联测试模式。

本揭露提供一种存储装置，包括：预充电压控制电路与感测放大电路。预充电压控制电路根据预充参考电压产生第一预充电压以及第二预充电压。感测放大电路耦接于位线与互补位线之间，用以感测耦接于位线的存储单元的数据，并且耦接预充电压控制电路，以使位线与互补位线分别接收第一预充电压与第二预充电压，其中，在预充操作中，第一预充电压与第二预充电压的电压电平相同，在预充操作之后的测试写入感测期间与测试读取感测期间，预充电压控制电路提供给位线与互补位线的第一预充电压以及第二预充电压的电压电平不同。

本揭露提供一种用于存储装置的测试读写方法，用以对存储单元进行测试写入操作与测试读取操作，测试读写方法包括：根据预充参考电压产生第一预充电压以及第二预充电压；使位线与互补位线分别接收第一预充电压与第二预充电压，其中，在预充操作中，第一预充电压与第二预充电压的电压电平相同，在预充操作之后的测试写入感测期间与测试读取感测期间，预充电压控制电路提供给位线与互补位线的第一预充电压以及第二预充电压的电压电平不同。

为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出依据本揭露的一实施例存储装置的示意图。

图2示出依据本揭露的一实施例的存储装置的阵列结构示意图。

图3示出依据本揭露的一实施例的控制与测试电路的方块示意图。

图4示出依据本揭露的一实施例感测控制电路的电路示意图。

图5示出依据本揭露的一实施例的测试读取写入电路的电路示意图。

图6至图8分别示出依据本揭露的一实施例的存储装置的逻辑“0”及逻辑“1”的测试写入操作的波形图。

图9至图11分别示出依据本揭露的一实施例的存储装置的测试读取操作的波形图。

图12示出依据本揭露的另一实施例的存储装置对全部存储单元写入逻辑“0”的动作波形图。

附图标记说明

100：存储装置

110：感测放大电路

120：控制与测试电路